SU1418770A2 - Устройство дл выполнени тригонометрических преобразований - Google Patents

Abstract

Изобретение относитс  к вычисли тельной технике. Цель изобретени  - обеспечение непрерывного контрол  устройства в рабочем режиме. Устройст- ство содержит счетчик Т кода аргумента , дешифратор 2, блоки пам ти 3, 4, блоки 7-9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, мультиплексоры 5,6 первый 10 и второй 11 умножающие цифроаналоговые /7 преобразователи (ЦАП), датчик 12 модул , третий 13 и четвертый 14 умножающие ДАЛ, сумматор 15, двухпорого- вьм элемент 16, входные шины 17-19, информационные выходы 20, 21, выход 22 индикации неисправности устройства . Устройство преобразует номерные координаты вектора в пр моугольные, использу  значени  синуса и косинуса в пределах одного октанта, хранимые в блоках пам ти. Восстановление тригонометрических функций на полном периоде аргумента производитс  с помощью дешифра тора, мультиплексоров и элементов ИСКПЮЧАЮВ{ЕЕ ИЛИ. В случае неисправности одного из блоков на выходе сумматора 15 возникает сигнал, отличный от нул , которьй при превышении порога поступает на выход. 1 ил. (Л 00 -vi 14)

Description

Изобретение относитс  к вычислительной технике, может использовать- ф  в устройствах, св занных с тригоно 1етрическими и координатными преобра- зовани ми, и  вл етс  усовершенствованием устройства по авт.св. № 1183989

Цель изобретени  - обеспечение непрерывного контрол  устройства в рабочем режиме. i На чертеже представлено предлагае- ое устройство.

Устройство содержит счетчик 1 кода |аргумент, дешифратор 2, блоки 3 и 4 пам тиi мультиплексоры 5 и 6, блоки 7-9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первьй ;и второй умножающие цифроаналоговые Iпреобразователи (ЦАП) 10 и 11, датчик И2 модул , третий и четвертьй умножаю |щие ЦАП 13 и 14, сумматор 15, двух- I пороговый элемент 16, входные шины I17 - 19, информационные выходы 20 и J21, выход 22 индикации неисправности устройства.

I Устройство работает следующим образом.

Содержимое (п -3) младших разр дов кода аргумента преобразуемой функции со счетчика 1 аргумента поступает на первые входы блока 7 эле- ментов ИСКПЮЧАЩЕЕ ИЛИ, на вторые входы которых поступает содержимое (п - 2) разр да счетчика 1.

Так как каждый элемент блока 7 осуществл ет сложение по модулю два значени  соответствующего младшего разр да кода аргумента с значением (п - 2) разр да кода аргумента, то на выходе блока 7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ формируетс  пр мой код (п -3) разр дов аргумента в нечетных октантах и обратный код в четных октантах на интервале изменени  аргумента от О до 2/. Код с выхода блока 7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ поступает на вхо- ды блоков 3 и 4 пам ти, в которых хран тс  табличные значени  синуса и косинуса дл  интервала изменени  аргумента от О до /4.

С выхода блока 3 пам ти коды синуса поступают на первую группу инфор- мационных входов мультиплексора 5 и вторую группу информационных входов мультиплексора 6.

С выхода блока 4 пам ти коды косинуса поступают на первую группу информационных входов мультиплексора 6 и вторую группу информационных входов мультиплексора 5.

На управл ющие входы мультиплексоров 5 и 6 поступает сигнал с первого выхода дешифратора 2, определ ющий программу выбора входов мультиплексоров 5 и 6 в зависимости от номера октанта . В результате на выходах мультиплексоров 5 и 6 формируютс  коды синуса и косинуса аргумента на интервале изменени  от О до 1Т . С учетом знака синуса, определ емого старшим разр дом счетчика 1 аргумента, и знака косинуса , определ емого состо нием второго выхода дешифратора 2, преобразуема  функци  определ етс  на интервале изменени  аргумента от О до 2 ff.

С вьпсодов мельтиплексоров 5 и 6 коды синуса и косинуса поступают соответственно на первые входы блоков 8 и 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. На вторые входы блока 8 поступает сигнал со старшего разр да счетчика 1 аргумента (знак синуса), а на вторые входы блока 9 - сигнал с выхода дешифратора 2 (знак косинуса). В результате на выходах блоков 8 и 9 формируетс  смещенный двоичный код синуса и косинуса, которьй подаетс  на младшие разр ды ЦАП 10, 11, 13, 14 и обеспечивает их работу в режиме четырехквадратного перемножени . На старший разр д ДАЛ

10и 13 подаетс  сигнал знак синуса,

а на старший разр д ЦАП 11 и 14 - сиг- нал знака косинуса.

ЦАП 10 и 11 осуществл ют цифроаналоговые перемножени  кодов синуса и косинуса аргумента на напр жение модул  функции, поступающее на аналоговые входы ПАП 10 и 11 с выхода датчика 12 модул .

В результате на выходах ЦАП 10 и

11формируютс  напр же ни  (t) U,,,,(t)sinir; и,, (t) U,i(t)cosv;

где l,2(t) - напр жение с выхода датчика 12 модул  функции; Ц - угол, задаваемый кодом

с выхода счетчика 1 аргумента функции,

которые поступают на выходные шины 20 и 21 устройства, а также на аналоговые входы ЦАП 13 и 14 соответственно . ЦАП 13 осуществл ет цифроана- логовое перемножение U,o(t) на синус задаваемого угла, а ЦАП 14 - Un(t) на косинус, в результате чего напр жение на выходе сумматора 15 и - и 2 при исправной работе устройства равно нулю независимо от

3U

текущих значений модул  и аргумента преобразуемой функции.

Любые неисправности узлов устройства , включа  и вновь введенных, привод т к по влению на выходе сумматора 15 напр жени , отличного от нул .

Это напр жение поступает на вход двухпорогового элемента 16, который срабатывает, если входна  величина превышает заданный порог, выбираемьй из допустимой погрешности преобразовани  .

Claims (1)

1. Формула изобретени 

   Устройство дл  выполнени  тригонометрических преобразований по авт.св № 1183989, отличающеес  тем, что, с целью повышени  надежности за счет обеспечени  непрерывного

   7D

   контрол  устройства в рабочем режиме, оно содержит третий и четвертый умножающие цифроаналоговые преобразователи , сумматор и двухпороговый элемент, при этом кодовые входы младших разр дов и кодовые входы старшего разр да третьего и четвертого умножающих циф- роаналоговых преобразователей соединены с одноименными входами соответственно первого и второго умножающих цифроаналоговы2 преобразователей, вй г; ходы которых соединены с аналоговыми входами соответственно третьего и

   четвертого умножающих цифроаналоговых преобразователей, выходы которых и вы-i- ход датчика модул  соединены с соответствующими входами сумматора, выход которого соединен с входом двухпорогового элемента, выход которого  вл етс  выходом индикации неисправности устройства.