SU1275483A1 - Аналого-цифровое интегрирующее устройство - Google Patents

Аналого-цифровое интегрирующее устройство Download PDF

Info

Publication number
SU1275483A1
SU1275483A1 SU853919438A SU3919438A SU1275483A1 SU 1275483 A1 SU1275483 A1 SU 1275483A1 SU 853919438 A SU853919438 A SU 853919438A SU 3919438 A SU3919438 A SU 3919438A SU 1275483 A1 SU1275483 A1 SU 1275483A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
digital
analog
converter
Prior art date
Application number
SU853919438A
Other languages
English (en)
Inventor
Анатолий Вениаминович Комаров
Анатолий Сергеевич Просочкин
Original Assignee
Филиал "Восход" Московского Ордена Ленина И Ордена Октябрьской Революции Авиационного Института Им.Серго Орджоникидзе
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Филиал "Восход" Московского Ордена Ленина И Ордена Октябрьской Революции Авиационного Института Им.Серго Орджоникидзе filed Critical Филиал "Восход" Московского Ордена Ленина И Ордена Октябрьской Революции Авиационного Института Им.Серго Орджоникидзе
Priority to SU853919438A priority Critical patent/SU1275483A1/ru
Application granted granted Critical
Publication of SU1275483A1 publication Critical patent/SU1275483A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах предварительной обработки информации, в частности в анализаторах спектра, а также в качестве операционного блока аналоговых и аналого-цифровых вычислительных систем. Цель изобретени  - расширение класса решаемых задач за счет определени  рала от произведени  двух сигналов, один из которых представлен в цифровой форме. Устройство содержит реверсивный счетчик, преобразователь напр жени  в частоту, первый и второй цифроаналоговые преобразователи, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, преобразователь дополнительного -кода в пр мой , элемент ИЛИ-НЕ, элемент И, триггер. Выходной сигнал устройства представлен как в цифровой, так и в аналоговой форме. Диапазон изменени  напр жени  (с учетом знака) на аналоговом выходе устройства соi ответствует диапазону изменени  входного аналогового сигнала, а раз (Л р дность и формат выходного цифрового сигнала соответствуют разр дности и формату входного цифрового сигнала . 3 ил. IND сд 4 00 Од

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах предварительной обработки информации, в ,частности в анализаторах спектра, а также в качестве операционного блока аналоговых и аналого-цифровых вычислительных систем. Целью изобретени   вл етс  расширение класса решаемых задач за счет определени  интеграла от произ ведени  двух сигналов, один из кото рых представлен в цифровой форме. На фиг. 1 приведена структурна  схема аналого-цифрового интегрирующего устройства; на фиг. 2 - функциональна  схема преобразовател  дополнительного кода в пр мой; на фиг. 3 - функциональна  схема первого цифроаналогового преобразовател . Устройство (фиг. 1) содержит реверсивный счетчик 1, преобразователь 2 напр жени  в частоту, установочньй вход 3 устройства, )Ово выход 4 устройства, знаковый выход 5 .устройства, тактовьй вход 6 устро ства, вход 7 задани  режима устройства , второй и первый цифроаналоговые преобразователи 8 и 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, преобразователь : 11 дополнительного кода в пр мой, элемент ИЛИ-НЕ 12, элемент И 13, триггер 14, аналоговый информационный вход 15 устройства, цифровой информационный вход .16 устройства, знаковый вход 17 устройства, анало вый выход 18 устройства и контроль ный выход 19 устройства. Преобразователь 11 дополнительн го кода в пр мой Сфиг. 2) содержит первый блок 20 инверторов, первьА сумматор 21 и мультиплексор 22. Цифроаналоговый преобразователь 9 (фиг. 3) содержит второй блок 23 инверторов, второй сумматор 24, первый блок 25 элементов И, второй блок 26 элементов И, третий цифроаналоговый преобразователь 27, четвертый Цифроаналоговый преобразователь 28,- усилители 29 и 30 посто нного тока, элемент НЕ 3 и масштабный резистор 32. Символы п и п-1 обозначают число разр дов в шине, перечеркнутые линии - цифровую шину. Устройство функционирует в двух режимах: Подготовка и Работа. 832 Режим Подготовка устанавливаетс  единичным значением сигнала на входе 7 устройства. Реверсивный счетчик 1 при этом переводитс  в режим приема информации с установочного входа, что позвол ет записать в него любой п-разр дный код, подав его на установочный вход 3 устройства. Этот код  вл етс  кодом начального услови  дл  аналого-цифрового интегрирующего устройства. Единичное значение сигнала на входе 7 устройства также сбрасьгоает триггер 14. При переходе сигнала на входе 7 задани  режима устройства из единичного значени  в нулевое устройство переходит в режим Работа. Реверсивный счетчик 1 при этом переходит в счетный режим, и его содержимое мен етс  после прихода каждого импульса на его счетный вход. Эти импульсы формируютс  на информационном выходе преобразовател  напр жени  в частоту и представл ют собой приращени  интеграла входного воздействи  устройства . Знак приращений формируетс  на знаковом выходе преобразовател  2 напр жени  в частоту в виде того или иного значени  логической переменкой. Так, нулевое значение этой переменной определ ет прирашение положительной величины, а единичное значение - приращение отрицательной величины. Значение логической переменной на знаковом выходе преобразовател  2 управл ет режимом реверсивного счетчика 1, поскольку знаковый выход преобразовател  2 через первый вход элемента ИСКПЮЧМНЦЕЕ ИЛИ 10 соединен со знаковым входом реверсивного счетчика 1. При этом нулевое значение сигнала на знаковом выходе преобразовател  2 (при нулевом значении сигнала на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10) переводит реверсивный счетчик 1 в режим суммировани , а единичное значение - в режим вычитани . В реверсивном счетчике 1 формируетс  при этом текущее значение интеграла от входного воздействи  устройства в дополнительном коде. В старшем разр де реверсивного счетчика 1 формируетс  знак кода интеграла входного воздействи  устройства, выход этого разр да  вл етс  знакоBbw выходом реверсивного счетчика I и одновременно знаковым выходом 5 устройства. В оставшихс  (п-1) разр дах реверсивного счетчика 1 формируетс  величина (мантисса) интеграла входного воздействи  устройства , совокупность выходов этих разр дов реверсивного счетчика 1  вл етс  информационным выходом реверсив ного счетчика 1 и одновременно цифро . вым выходом 4 устройства. Совокупность разр дов цифрового выхода 4 и знакового выхода 5 устройства образуют п-разр дную выходную шину цифрового представлени  интеграла входiHoro воздействи . В реверсивном счетчике 1 формируетс  код, пропорциональный интегралу произведени  двух сигналов, один из которых представлен аналоговой формой и подаетс  на аналоговый вход 15 устройства (и„ ), а другой сигнал - ЦИФРОВОЙ формой. Входной цифровой сигнал устройства представлен дополнительным п-разр дных кодом, старший разр д которого  вл етс  знаковым и подаетс  в устройство через знаковый вход 17 устройства. Ос- тальные (п-1) разр дов представл ют собой мантиссу и подаютс  в устройство через цифровой вход 16 устройст ва. Преобразователь 11 дополнительного кода в пр мой служит дл  преобразовани  мантиссы входного цифрового сигнала устройства из дополнительного кода в пр мой, так как тол ко в таком виде воспринимает цифровую информацию цифроаналоговый преобразователь 8 (его цифровой вход св зан с информационным выходом пре образовател  11 дополнительного код в пр мой). В результате такого прео разовани  тер етс  информаци  о зна ке входного цифрового сигнала устройства . Дл  учета этого знака знаковый вход 17 устройства соединен через преобразователь 11 с вторым входом элемента ИСКЛЮЧАЮЩЕЕ-ИЛИ 10. Если входной цифровой сигнал положителен , то знаковый сигнал его ра-т вен нулю. При этом элемент ИСКЛЮЧАЮПЩЕ ИЛИ 10 передает знаковый сиг нал преобразовател  2 без изменени  Если входной цифровой сигнал устрой ства отрицателен, то знаковый сигна его равен единице. При этом элемент ИСКЛЮЧАЮиЩЕ ИЛИ 10 передает знаковый сигнал преобразовател  2 напр жени  в частоту с инверсией. Цифроаналоговый преобразователь 9 форMMDveT на аналоговом выходе 18 аналоговый эквивалент содержимого реаггрсивного счетчика 1. Элемент- ИЛИ-НЕ 12, элемент И 13 и триггер 14 формируют на контрольном выходе 19 устройства сигнал переполнени . Этот сигнал имеет единичное значение, если содержимое реверсивного счетчика 1 принимает значение 1,00...0. которое на единицу больше максимального отрицательного числа 1,00...01. Если во всех разр дах мантиссы имеютс  нули, то на выхс)де элемента ИЛИНЕ 12 по вл етс  сигнал логической единицы, при наличии логической единицы на знаковом выходе реверсивного счетчика 1 на выходе элемента И 13 по вл етс  сигнал логической единицы, который устанавливает в единичное состо ние триггер 14, что  вл етс  признаком переполнени . Принцип действи  преобразовател  11 дополнительного кода в пр мой (фиг. 2). Входной цифровой сигнал устройства подаетс  на вход преобразовател  11 следующим образом. Знаковый сигнал подаетс  на.знаковьш вход (нижний по схеме, фиг. 2), а (п-1)-разр дна  мантисса подаетс  на информационный вход (верхний по схеме, фиг. 2). Если входной цифровой сигнал устройства положителен , то его знаковый разр д имеет нулевое значение, а дополнительный код мантиссы совпадает с пр мым кодом . При нулевом значении сигнала на знаковом входе преобразовател  11 мультиплексор 22 пропускает мантиссу входного цифрового сигнала устройства на информационный вход преобразовател  11 по входу А без изменени , т.е. в пр мом коде При этом имеетс  в виду, что мультиплексор 22 коммутирует п-1 линию (по числу разр дов мантиссы). Если входной цифровой сигнал устройства отрицателен , то его знаковый разр д имеет единичное значение, и мультиплексор 22 пропускает мантиссу входного цифрового сигнала устройства на информационный выход преобразовател  11 по входу В. При этом каждый разр д мантиссы инв.ертируетс  соответствующим инвертором, вход щим в состав первого блока 20 инверторов. К получившемус  таким образом коду в первом сумматоре 21 прибавл етс  единица , что соответствует стандартному алгоритму преобразовани  допол ш 5
тельного кода в пр мой. Знаковый
разр д входного цифрового сигнала устройства транслируетс  через преобразователь 11 без изменейи . Цифроаналоговый преобразователь 9 Сфиг. 3) формирует на своем выходе аналоговый эквивалент содержимого реверсивного счетчика 1. Это, содержимое в дополнительном коде представл ет собой интеграл от входного воздействи , под которым понимаетс  произведение аналогового и цифрового входных сигналов устройства. Цифроаналоговый преобразователь 27 и усилитель 29 посто нного тока образуют первый активный цифроанало.говый преобразователь , который участвует в формировании выходного напр жени  положительной пол рности. Цифроаналоговый преобразователь28 и усилитель 30 посто нного тока образуют второй активный цифроаналЪговый преобразователь , который участвует в формировании выходного напр жени  отрицательной пол рйости. Мантисса (величина интеграла от входного воздействи ) выходного кода реверсивного счетчика 1 подаетс  на информационный (верхний по схеме) вход второго цифроаналогового преобразовател  9, а знак - на знаковьй (нижний по схеме) вход второго цифроаналогового преобразовател  9. Если содержимое реверсивного счетчика 1 .положительно, то знак принимает нулевое значение, а мантисса представл етс  пр мым кодом. Этот код через первьй блок 25 элементов И число которых равно числу разр дов мантиссы , а на вторых входах присутствует разрешающий сигнал t выхода элемента НЕ 31 подаетс  на вхрд циЛроаналогового преобразовател  27 первого ак Гивного цифроаналогового преобразовател ) , и на выходе усилител  29 посто нного тока формируетс  поло .жительное напр жение (опорное напр жение имеет отрицательную пол рность ) в соответствии со значением подаваемого кода. На выходах второго блока 26 элементов И присутствуют нулевые сигналы (эти элементы закрыты нулевым значением знакового сигнала выходного кода реверсивного .счетчика 1), которые закрывают цифроаналоговый преобразователь 28. На выходе усилител  30 посто нного тока при этом присутствует нулевой потенциал , который не оказьшает вли 754836
ни  на работу усилител  29 посто нного тока. Если содержимое реверсивного счетчика 1 отрицательно, то знак принимает единичное значение, а мантисса представл етс  дополнительным , кодом. Этот код преобразует с  вторым блоком 23 инверторов и вторым сумматором 24 (rio описанному алгоритму) в пр мой код, который
JQ через второй блок 26 элементов И поступает на вход дифроаналогового преобразовател  28 (второго активного цифроаналогового преобразовател ), На выходе усилител  29 посто нного
5 тока формируетс  отрицательное напр жение , которое инвертируетс  каскадом на усилителе 29 посто нного тока и каскадом на усилителе 30 посто нного тока в соответствии со знаQ чением подаваемого кода. Нулевой сигнал на выходе элемента НЕ 3 закрывает все элементы И, которые вход т в состав первого блока 25 элемен .тов И, при этом на выходах этих зле5 ментов присутствуют нулевые сигналы, которые закрывают цифроаналоговьгй преобразователь 27. Усилитель 29 посто нного тока при этом выполн ет функции инвертора, резистор обратной
Q св зи которого входит в состав цифроаналогового преобразовател  27, а функции входного резистора выполн ет масштабный резистор 32. Диапазон изменени  напр жени  - Un,-+Uj на аналоговом-выходе 18 устройства соответствует диапазону изменени  напр жени  на аналогово входе 15 устройства . Разр дность и формат выходного цифрового сигнала (совокупность логических сигналов на знаковом выходе 5 и информационном выходе 4 устройства ) соответствует разр дности и формату входного цифрового сигнала (совокупность логических сигналов на знаковом входе 17 и цифровом информационном входе 16 устройства). Така  информационна  совместимость входных и выходньш (как аналоговых, так и цифровых) сигналов устройства упрощает их каскадное соединение, например, дл  решени  дифференциальных уравнений, подобно току как сов дин ютс  аналоговые интеграторы дл  решени  дифференциальных уравнений в аналоговых вычислительных маши-нах . Наличие цифрового входа и выхода в предлагаемом устройстве упрощает его сопр жение с цифровой вычислительной мащиной, особенно в составе аналоговой части аналого-цифровой вычислительной системы, поскольку позвол ет полностью исключить специальные устройства сопр жени  цифровой и аналоговой частей этой системы.

Claims (1)

  1. Формула изобретени 
    Аналого-цифровое интегрирующее устройство, содержащее преобразователь напр жени  в частоту, тактовый вход которого  вл етс  тактовым входом устройства, реверсивный счетчик информационный выход которого  вл етс  цифровым выходом устройства и через первый цифроаналоговый преобразователь подключен к аналоговому выходу устройства, элемент И, первый вход которого подключен к знаковому выходу реверсивного счетчика , и элемент ИЛИ-НЕ, выход которого подключен к второму входу элемента И, отличающеес  тем, что, с целью расширени  класса рещаемых задач за счет определени  интеграла от прбизведени  двух сигналов , один из которых представлен в цифровой форме, оно содержит преобразователь дополнительного кода в пр мой, второй цифроаналоговый преобразователь , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер, первый вход которого соединен с выходом элемента И, а
    выход  вл етс  контрольным выходом устройства, информационный и знаковый входы преобразовател  дополнительного кода в пр мой  вл ютс  цифровьм информационным и знаковым входами устройства соответственно, информационный выход подключен к цифровому входу второго цифроаналогового преобразовател , аналоговый
    вход которогЬ  вл етс  аналоговым информационным входом устройства, а выход подключен к информационному входу преобразовател  напр жени  в частоту, информационный и знаковый
    выходы которого соединены со счетным входом реверсивного счетчика и первым входом элемента ИСЮШНАЮПЩЕ . ИЛИ соответственно, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен со
    знаковым выходом преобразовател  дополнительного кода в пр мой, а выход подключен к знаковому входу реверсивного счетчика, вход управлени  режимом которогЬ и второй вход
    триггера  вл ютс  входом задани  режима устройства, информационный выход реверсивного счетчика подключен к входу элемента ИЛИ-НЕ, знаковьй выход соединен с вторым входом цифроаналогового преобразовател  к  вл етс  знаковым выходом устройс ва, а установочный вход  вл етс  устдновочным входом устройст ва .
    a-f
    4
SU853919438A 1985-05-27 1985-05-27 Аналого-цифровое интегрирующее устройство SU1275483A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853919438A SU1275483A1 (ru) 1985-05-27 1985-05-27 Аналого-цифровое интегрирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853919438A SU1275483A1 (ru) 1985-05-27 1985-05-27 Аналого-цифровое интегрирующее устройство

Publications (1)

Publication Number Publication Date
SU1275483A1 true SU1275483A1 (ru) 1986-12-07

Family

ID=21185746

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853919438A SU1275483A1 (ru) 1985-05-27 1985-05-27 Аналого-цифровое интегрирующее устройство

Country Status (1)

Country Link
SU (1) SU1275483A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 888784, кл. G 06 G 7/186, 1981. Авторское свидетельство СССР № 1010616, кл. G 06 G 7/186, 1981. *

Similar Documents

Publication Publication Date Title
JPH0783267B2 (ja) 2進信号をこれに比例する直流信号に変換する装置
SU1275483A1 (ru) Аналого-цифровое интегрирующее устройство
JPH0241933B2 (ru)
SU1418770A2 (ru) Устройство дл выполнени тригонометрических преобразований
SU911719A1 (ru) Функциональный преобразователь угол-код
SU762157A1 (ru) Аналого-цифровой преобразователь
SU1064453A1 (ru) Цифро-аналоговый преобразователь
SU1368994A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1481861A1 (ru) Аналоговое запоминающее устройство
SU1054868A1 (ru) Генератор синусоидальных колебаний инфранизкой частоты
SU752792A1 (ru) Преобразователь "аналог-код
SU1008901A1 (ru) Аналого-цифровой преобразователь
SU600728A1 (ru) Аналого-цифровой преобразователь
SU1187163A1 (ru) Устройство дл вычислени тригонометрических функций
SU739733A1 (ru) Аналого-цифровой преобразователь
SU1418909A1 (ru) Преобразователь форматов данных
SU1113826A1 (ru) Преобразователь угла поворота вала в код
SU690624A1 (ru) Цифро-аналоговый преобразователь
SU900438A2 (ru) След щий аналого-цифровой преобразователь
SU1034175A1 (ru) Преобразователь кода в частоту
SU936424A1 (ru) Дельта-модул тор
SU1757080A1 (ru) Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах
SU1193811A1 (ru) Преобразователь угол-код
SU962971A1 (ru) Функциональный преобразователь
SU974566A1 (ru) Интегрирующий преобразователь напр жени в код