SU936424A1 - Дельта-модул тор - Google Patents

Description

(54) ШЛЬТА-МОДУЛЯТОР

Изобретение относитс  к импульсной технике и может быть использовано дл  цифровой передачи сообщений,

Известен депьта-мо ул тор, содержащий компаратор, первый вход которого соединен с шиной входного сигнала, второй вход соединен с выходом интегратора, а выход соединен с выходом регистра сдвига, эквивапентор и инвертор 11 .

Недостатком этого устройства  вл етс  низка  точность.

Известно устройство, содержащее компаратор , первый вход которого соединен с шиной входного сигнала, второй вхой через двойной интегратор соединен с выходом перектожител , а выход подключен ко входу регистра сдвига, синхронизирующий вход которого соединен с шиной тактового ситнала, а выходы всех разр дов соединены с соответствующими входами первого экыизалентора, первый вход nepeMHOKHTOiH соединен с шиисЛ выходного сигнала и с выходом первого разр да регистра сдвт-а, выход первого

ключа объединен с выходом: вт() ключа в через конденсатор соединен с общей шиной, вход второго ключа соединен через источник тока разр да с общей шиной, управл ющий вход первого ключа соединен с выходом инвертора t23 .

Недостатком этого устройства также  вл етс  его низка  точность.

Цель изобретени  - повышение точности ,

Поставленна  цель достигаетс  тем, что в дельта-модул тор, содержащий компаратор, первый вход которого соединен с шиной входного сигнала, второй вход через двойной интегратор соединен с выходом перемножитетш, а выход поАключен ко входу регистра сдвига, синхрон изиру16щий вход которого соединен с шиной тактов;ого сигнала, а выходы всех разр дов соединены с соответствующими первого эквивалентора, первый вход перемножител  соединен с шиной выходного сигнала и с выходом первого разр да регистра сдвига, выход первого ключа объетшен с выходом второго ключа и через кс 1Денсатор соединен с общей шийой, вход второго ключа схэединен через источник тока разр да с общей шиной, управл ющ(тй вход первого ключа соединен с выходом инвертора, введены второй и третий эквиваленторы и управл емый источник тока, причем второй вход Перемножител  соединен с выходом первого ключа, вход которого соединен с выходом управл емого источника тока, первый вход которого соединен с выходом первого эквивалентора, а второй вхоа соединен с выходом второго эквивалентора , входы которого соединены соответст - (5 ных венно с выходами первого, второго и тре тьего разр дов регистра сдвига, выход третьего эквивалентора соединен со входами инвертора и второго ключа, входы третьего эквивалентора соединены соответственно с выходами первого и второго разр дов регистра сдвига. На чертеже представлена блок-схема дельта-модул тора. Дельта-модул тор содержит компарато 1, первый вход которого соединен с ш,ино 2 входного сигнала, второй вход через двойной интегратор 3 соединен с выходом перемножител  4, а выход подключен ко входу регистра 5 сдвига, синхронизирующий вход которого соединен сОшиной. 6 тактового сигнала, а выходы всех раз- р дов соединены с - .сответствующими входами эквивалентора 7, Первый вход пере множител  4 соединен с выходом первого разр да регистра 5 сдвига и с шиной 8 выходного сигнала, выход ключа 9 соединен с выходом ключа Ю, со вторым входом перемножител  4 и через конденсатор 11 соединен с общей щиной, вход ключа Ю соединен с выходом эквивалентора 12, через источник 13 токи разр да с общей шиной и через инвертор 14 с управл ющим входом ключа 9., вход которого соединен с выходом управл емого источника 15, первый вход которого соединен с выходом эквивалентора 7, а второй вход соединен с выходом эквивалентора 16, входы которого соеди}1ены соответственно с первым, вторым и третьим разр дами регистра 5, входы эквивалонтора 12 соединены с первым и вторым разр дами регистра 5 сдвига. Дельта-модул тор работает следующим образом. Входной аналоговый сигнал, подвергаемый цифровому преобразованию подаетс  на ш ну 2 на первый вход компаратора 1, на пюрой вход которого поступает оД93

мал, то частота по влени  четырех и трех следующих подр д символов одного знака на выходе дельта-модул тора неве44 новременно аппроксимирующее напр жение, которое вьфабатываетс  интегратором 3 модул тора. Входной сигнал и аппроксимирующее faпp жeниe сравниваютс  и сигнал ошибки квантуетс  по уровню компаратором .1, Квантованный сигнал ошибки пбступает на один вход регистра 5 сдвига, на синхронизирующий вход которого с щины б подаетс  сигнал с тактовой частотой дискретизации. В регистре 5 сдвига накапливаетс  четыре последних решени  компаратора 1, с квивалентор 7 формирует сигнал с соответствующим логическим уровнем при наличии в выхолсигналах регистра 5 четырех симво- лов одного знака. Аналогично, эквивален- торы 16 и 12 формируют сигналы с соответствующими уровн ми при наличии в выходных сигналах регистра 5 трех и двух символов одного знака соответственно . Сигналы с выходов эквиваленторов 7 и 16 поступают на соответствующие входы управл емого источника 15 тока со ступенчатой характеристикой. Последний может иметь три значени  выходного тока i «ift , где 1X) - ток при отсутствии сигнала на выходах эквиваленторов 7 и 16, Ilj ток , при наличии сигнала на выходе эквивалентора 16, ij - ток, при наличии сигнала на выходе эквивалентора 7. Сигнал с выхода эквивалентора 12 поступает на управл ющий вход ключа Ю и на вход инвертора 14, инвертированный сигнал с выхода последнего поступает на управл5пощий вход ключа 9. Интегрирующий конденсатор 11 через ключ 9 и 10 подсоедин етс  либо к выходу источника 15 тока со ступенчатой характеристикой при зар де, либо к источнику 13 тока разр да в зависимости от логического уровн  на выходе эквивалентора 12. Напр жение с интегрирующего конденсатора 11 поступает на второй вход перемножител  4, выходной ток которого пропорционален напр жению на интегрирующем конденсаторе 11, а затем выходного тока определ етс  логическим уровнем сигнала, с выхода первого разр да регистра 5 сдвига. Выходной ток пepe fflЬжйтeл  4 поступает на двойной интегратор 3, на котором формируетс  аппроксимирующее напр жение, непрерывно поступающее на вход компаратора 1. Если уровень входного сигнала

59

лика, поэтому на вькодах эквиваленторов 7 и 16 имеютс  такие потенциалы, что источник 15 тока генерирует ток { , линейно зар жа  через ключ 9 интегрирующий конденсатор 11. Если амплитуда входного сигнала увеличиваетс , то увеличиваетс  частота по влени  трех следующих подр д символов одного знака на выходе устройства, поэтому соотвв - атвующий потенциал с выхода эквиваленгора 16 устанавливаег источник 15 тока в такое состо ние, что он генерирует ток in , а интегрирующий конденсатор 11 зар жаетс  с большей скоростью, 4 обеспечива  тем самым большую скорост нарастани  аппроксимирующего напр жени  и возможность сложени  без перегрузки за входным аналоговым сигналом. Аналоги шым образом, с дальнейшим ростом амплитуды входного сигнала происходит компандирование по четырем символам одного знака на выходе дельтамодул тора , при этом интегрирующий конденсатор 11 линейно зар жаетс  током ij . Если на вход дельта-модутмтора сигнал подан со спектральными составл ющими , лежащими в области верхней граничной частоты передаваемых сообщений, то компандирование осуществл етс  по двум и трем символам одного знака, при эток источник 15 тока со ступенчатой характеристикой генерирует ток, равный cl i +ctij ifj , где й и q - коэффициенты , завис щие от уровн  спектрал1 ных составл ющих входного сигнала. В общем случае ток зар да интегрирующего конденсатора 11 равен (-c( где q , С(п 1 ci - коэффициенты, завис щие от уровн  и частоты входного сигнала, измен ющиес  таким образом гфи соответствующем подборе соотношени  токов 1, 1о и ij, что закон ком пандировани  повтор ет с достаточной степенью точности перегрузочную характеристику дельта-модул тора, что позвол ет улучшить точность дельта-модул тора .

246

Claims (1)

1. Формула изобретени 

   Дельта модул тор, содержащий компаратор , первый вход которого соед|гаен с ш{шой входного сигнала, второй вход через двойной интегратор соединен с выходом перемножител , а выход подключен к входу регистра сдвига, синхрониз фующнй вход которого соединен с шиной тактового сигнала, а выходы всех разр дов сое- с соответствующими входами первого эквивалентора, первый вход перемножител  соедвден с шиной выходного сигнала и с выходом первого разр да регистра сдвига, выход первого ключа объединен с выходом второго ключа и через конденсатор соединен с общей шиной, вход второго ключа соединен через источник тока разр да с общей шиной управл ющий вход первого ключа соединен с выходом инвертора, отличающийс  тем, что, с целью повышени точности, в него введены второй и третий эквиваленторы и управл емый источник тока, причем второй вход перемножител  соединен с выходом первого ключа, вход которого соединен с выходом управл емого источника тока, первый вход которого соединен с выходом первого эквивалентора, а второй вход соединен с выходом второго эквивалентора, входы которого соединены соответственно с выходами первого, второго и третьего ра р дов регистра сдвига, выход третьего эквивалентора соединен с входами инвертора и второго ключа, входы третьего эквивалентора соединены соответственно с выходами первого и второго разр дов регистра сдвига.

   Источники информации, прин тые во внимание при экспертизе

   1, Авторское свидетельство СССР № 752799, кл. Н 03 К 13/22,10.07.7

   l.Proc.Dnt. lupicb Seminar Dicritae Commun xDicj HdC Trans miss and Swicli Nefworks -1913, Mew Jor4,№ 4, -1978, H. 3.2

   , (прогогип).