SU1418733A1 - Устройство дл перебора перестановок - Google Patents

Устройство дл перебора перестановок Download PDF

Info

Publication number
SU1418733A1
SU1418733A1 SU874182809A SU4182809A SU1418733A1 SU 1418733 A1 SU1418733 A1 SU 1418733A1 SU 874182809 A SU874182809 A SU 874182809A SU 4182809 A SU4182809 A SU 4182809A SU 1418733 A1 SU1418733 A1 SU 1418733A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
output
input
elements
switch
Prior art date
Application number
SU874182809A
Other languages
English (en)
Inventor
Валентин Михайлович Глушань
Андрей Леонидович Хамутов
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU874182809A priority Critical patent/SU1418733A1/ru
Application granted granted Critical
Publication of SU1418733A1 publication Critical patent/SU1418733A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  решени  комбинаторных задач при автоматизированном конструировании радиоэлектронной и вычислительной аппаратуры. Цель изобретени  - упрощение устройства. При устройство содержит группу счетчиков 1,- Ij-, группу элементов И 2,- 2j, группу элементов ЗАПРЕТ 3,- 3i, группу элементов И 4,- группу регистров 5,сдвигар коммутаторы 6-10, элемент НЕ 11, триггер 12, элемент И 13, счетчик 14,- выходы 15-19, тактовый вход 20, выход 21 признака окончани  перебора 21, выход 22 признака окончани  выдачи одной перестановки, вход 23 установки исходного состо ни , группу триггеров 24,- 244.. Устройство реализует перебор всех перестановок и элементов перебора, 1 ил. (Л

Description

эо
Ч
СО 9
Изобретение относитс  к вычислительной технике и может быть использовано дл  решени  задач автоматизированного конструировани  радиоэлектронной и вычислительной аппаратуры .
Целью изобретени   вл етс  упрощение и повьшение быстродействи  устройства.
На чертеже представлена схема устройства дл  переставл емых элементов.
Устройство содержит группу счетчиков 1(- 1, группу элементов И 2,- 2, группу элементов запрет 3i 3, группу элементов ИЛИ 4(- 4, группу регистров 5,- 5 сдвига, коммутаторы 6-10, элемент НЕ 11, . триггер 12, элемент И 13, счетчик 14, вькоды 15-19 устройства, тактовы вход 20, выход 21 признака окончани  перебора,, выход 22 признака окончани выдачи одной перестановки, вход 23 установки исходного состо ни , групп 24,- 244 триггеров, модуль счетчика 1, равен двум, у каждого последующег счетчика - на единицу больше.
1
Принцип работы устройства состоит в том, что При noMou(H управл ющих сигналов с устройства управлени  происходит попарное включение соот- ветствукицих коммутаторов, которые пересоедин ют выходы сдвиговых регистров 5 на их входы таким образом, ито в течение п (п - число перестав- л емых. элементов) тактов происходит обмен содержимым соседних регистров. При этом информаци  в соседних регистрах сохран етс .
Последовательность обменов в соответствии с используемым алгоритмом дл  случа  4-х переставл емых элементов (элемент представлен числом в дес тичной системе, а пары разр дов , между которыми происходит обмен элементами, указаны дугами) имеет ви
1.1234 12о3412
V-
2, 2 1 3 4
-J
3,2314
4.3 4
5.3 1 2 4
6.1 3 2 4
V1
13о 4J 21
14.3
15. 41
16.
17.. 2 А 31
23, 1 243
5
0
0
5
0
5
0
5
24. 2 1 4 3
tf- - -J
Устройство работает в двух режимах: в режиме выдачи паралельного кода перестановок и в режиме пространственно-временной формы последовательности по влени  сигнала на выходах устройства..
В режиме пространственно-временной формы представлени  перестановок по сигналу, поступающему на вход 23, счетчики - 1, триггер 12 и триггеры 24 2. - 24 устанавливаютс  э , нулевое состо ние, триггер 24,, первый разр д регистра 5( сдвига, второй разр д регистра 5 сдвига, третий разр д регистра 5 сдвига, четвертый разр д регистра 5 сдвига и п тый разр д регистра 5 сдвига устанавливаютс  в единичные состо ни . При этом на выходах 15 по вл етс  код 10000,означающий,что перва  цифра йервой перестановки находитс  на первой позиции. Перед - ний фронт тактового импульса не измен ет состо ни  устройства, так как элемент И 13 закрыт, а триггер 12 срабатывает по переднему фронту импульса . По заднему фронту первого тактового импульса через открытый элемент НЕ 11 триггер 12 переходит в единичное состо ние и открывает элемент И 13 дл  прохождени  следующих тактовых импульсов на регистры 5(- 5, Таким образом, первому тактовому импульсу соответствует код 10000 на выходах 15.
На втором выходе счетчика 14 по вл етс  каждый in-й тактовый импульс , а на первом выходе - второй и каждый (1п+2)-й импульс, где ,2,,.
Второй тактовый импульс проходит через открытьй элемент И 13 и поступает на синхровходы регистров 5 сдвига , а также через счетчик 14 - на счетные входы счетчиков 1,, ..,, 1, в результате чет о счетчик 1, переходит в единичное состо ние, сигнал с выхода которого, пройд  через открытые элементы 3. и
4, по вл етс 
на входе триггера 24 . Так как триг- гер 24, находитс  в единичном состо нии , коммутаторы 7 пересоедин ют выход регистра 5 сдвига на вход регистра 5, сдвига, а выход 5 на вход 5 и по приходу тактового импульса единица из последнего разр да 5, пе- реписьшаетс  в первый разр д 5, а
20
ноль из последнего разр да регистра 5 - в первый разр д регистра 5 . При этом на выходах 15 по вл етс  код 01000. Так как после п ти первых тактовых импульсов состо ни  триггеров 24 - 244 не измен етс , то регистры 5, и 5 сдвига полностью обмен ютс  содержимым, а содержимое регистров 5 - 5 будет таким же как и в исходном состо нии, причем после прихода каждого тактового импульса на выходах 15 по вл ютс  коды расположени  очередной цифры первой nepe- s становки. По приходу п того тактового импульса одновременно с перезаписью состо ний регистров 5 сдвига по вл етс  сигнал на выходе счетчика 14, а в результате чего триггер 242. переходит в единичное состо ние, а триггер 24( обнул етс .
Под действием сигнала на вых-оде триггера 24 коммутаторы 7 и 8 соедин ют выход регистра 5 сдвига со вхоРабота устройства в режиме форми- ровани  перестановок в форме параллельного кода отличаетс  только тем, что параллельные коды снимаютс  с вы- 5 ходов, 15-19 после каждого (in)-ro импульса , а код первой перестановки после импульса установки каждого состо ни  .
30
Кроме того, в устройстве на выходах 15-19 можно получить информацию одновременно о положении п единиц генерируемой последовательности перестановок .

Claims (1)

  1. Формула изобретени 
    Устройство дл  перебора перестановок , содержащее группу из n-l счетчиков (п - количество элементов перебора), группу элементов ЗАПРЕТ, группу элементов 1-ШИ и группу из п-1 триггеров, отличающеес  тем, что, с целью упрощени  и повьшени  быстродействи , оно содом регистра 5, сдвига и выход регист- б з п- элементов И, ра 5j с входом регистра 5, выходы
    п п-разр дных регистров сдвига, счетчик по модулю п, триггер, элемент Й элемент НЕ, п коммутаторов, причем выход i-ro коммутатора, (, ...п) 0 соединен с информационным входом. i-ro регистра сдвига, выход j-ro регистра сдвига (, ..., п-2) соединен с первым информационным входом j-ro коммутатора, с вторым информаостальных регистров будут соединены со своими же входами.
    После прихода очередных 6-10 тактовых импульсов помен ютс  содержимым регистры 52 и 5}, а содержимое остальных регистров станет таким же как после прихода 5-го тактового импульса . Причем после прихода каждого
    .из этих импульсов на выходах 15 будут 45 ционным входом (j-l)-ro коммутатора по вл тьс  коды расположени  очеред- и с третьим информационным входом ной цифры второй перестановки. (j+1)-ro коммутатора, выход (п-1)
    I го регистра сдвига соединен с перПосле прихода каждого (in)-го им- информационным входом пульса состо ни  триггеров 24 измен - gQ коммутатора, с вторым информационным
    входом {п-2)-го коммутатора и с вторым информационным входом п-го коммутатора , выход п-го регистра сдвига соединен с вторым информационным вхо- 55 дом (п-1)-го и первым информационным входом п-го коммутаторов, выход j-ro триггера группы соединен с первым инверсным и первым пр мым управл ющими входами j-ro коммутатора, вторым
    ютс  таким образом, что генераци  перестановок происходит по вышеупом нутому алгоритму. Достигаетс  это тем, что после прихода каждого импульса с первого выхода счетчика 14 на инверсном и пр мом выходах счетчика 1, импульсы по вл ютс  по очереди , на выходах И 2( после каждого, шестого, на выходе элемента И 2з по
    сле каждого 24-го, на выходе элемента И 2} после каждого 120-го импульса . Элементы ИЗ, И За пропускают импульсы только .со старших разр - дов регистров 1, а элементы ИПИ 4, 4,2 одновременно пропускают и тульсы на входы триггеров 24 младших разр дов , совпадающих по четности со старшими .
    Работа устройства в режиме форми- ровани  перестановок в форме параллельного кода отличаетс  только тем, что параллельные коды снимаютс  с вы- ходов, 15-19 после каждого (in)-ro импульса , а код первой перестановки после импульса установки каждого состо ни  .
    Кроме того, в устройстве на выходах 15-19 можно получить информацию одновременно о положении п единиц генерируемой последовательности перестановок .
    Формула изобретени 
    Устройство дл  перебора перестановок , содержащее группу из n-l счетчиков (п - количество элементов перебора), группу элементов ЗАПРЕТ, группу элементов 1-ШИ и группу из п-1 триггеров, отличающеес  тем, что, с целью упрощени  и повьшени  быстродействи , оно з п- элементов И,
    п п-разр дных регистров сдвига, счетчик по модулю п, триггер, элемент Й элемент НЕ, п коммутаторов, причем выход i-ro коммутатора, (, ...п) соединен с информационным входом. i-ro регистра сдвига, выход j-ro регистра сдвига (, ..., п-2) соединен с первым информационным входом j-ro коммутатора, с вторым информаинверсным и вторым пр мым управл ющим входами (j+1)-ro коммутатора, выход (п-1)-го триггера группы соединен с первым инверсным и первым пр мым управл кнцими входами (п-1)-го И п-го коммутаторов, единичный вход k-ro триггера группы (,,,.п-3) соединен с выходом соответствующего элемента ИЛИ группы, единичньй вход (п-2)-г о триггера группы соединен .с выходом (п-З)-го элемента ЗАПРЕТ 1|руппы, а единичный вход (n-l)-ro триггера группы соединен с выходом (п-З)-го элемента И группы и первым йходом (п-З)-го элемента ШШ группы, Синхровходы всех триггеров соединены с первым информационным выходом счетчика, второй информационный вы- Ход которого соединен со счетными йходами всех счетчиков группы и выходом признака окончани  вьщачи одной перестановки устройства, счетный вход счетчика соединен с тактовым входом устройства и с первым входом элемента И, второй вход которого соединен с выходом триггера, единичный вход и вход установки начального состо ни  которого соединены соответственно с выходом элемента НЕ и входом установки начального состо ни  устройства, соединенного с
    одноименными входами всех счетчи-, ков группы, триггеров группы и регистров сдвига, синхровходы которых соединены с выходом элемента И, выходы j-ro элемента И группы соединены с выходами с первого по (j+1)-u счетчиков группы, инверсный выход первого счетчика группы соединен с первым входом первого элемента ИЛИ группы , а пр мой выход первого С етчика группы соединен с синхровходом|второго счетчика группы, с пр мым входом первого элемента ЗАПРЕТ группы, выход к-го элемента И группы соединен с сийхровходом (к+2)-го счетчика и с соотв.етствуннцимк входами всех элементов ЗАПРЕТ группы, выход (2р-1)- го элемента ЗАПРЕТ группы (,...
    Гп-3 LTj
    )
    соединен с соответствующими
    входами всех четных элементов ИЛИ, начина  с второго и до (2р)-го, а выход каждого (2р)-го элемента ЗАПРЕТ соединен с входами всех нечетных элементов ИЛИ группы, выход последнего элемента И группы соединен с выходом признака окончани  еребора устройства, информационные выходы которого соединены с выходами регистров сдвига.
SU874182809A 1987-01-15 1987-01-15 Устройство дл перебора перестановок SU1418733A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874182809A SU1418733A1 (ru) 1987-01-15 1987-01-15 Устройство дл перебора перестановок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874182809A SU1418733A1 (ru) 1987-01-15 1987-01-15 Устройство дл перебора перестановок

Publications (1)

Publication Number Publication Date
SU1418733A1 true SU1418733A1 (ru) 1988-08-23

Family

ID=21281033

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874182809A SU1418733A1 (ru) 1987-01-15 1987-01-15 Устройство дл перебора перестановок

Country Status (1)

Country Link
SU (1) SU1418733A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 995093, кл. G 06 F 15/20, 1981. Авторское свидетельство СССР № 1190388, кл. G 06 F 15/20, 1984. .(54) УСТРОЙСТВО ДЛЯ ПЕРЕБОРА ПЕРЕСТАНОВОК *

Similar Documents

Publication Publication Date Title
SU1418733A1 (ru) Устройство дл перебора перестановок
SU1397933A1 (ru) Устройство дл перебора перестановок
SU1401474A1 (ru) Устройство дл перебора сочетаний, размещений и перестановок
SU1591025A1 (ru) Устройство для управления выборкой блоков памяти
SU1734208A1 (ru) Многовходовый счетчик
SU1030797A1 (ru) Устройство дл сортировки @ @ -разр дных чисел
SU1615702A1 (ru) Устройство дл нумерации перестановок
SU1180917A1 (ru) Генератор перестановок
SU476689A1 (ru) Счетчик импульсов с визуальной индикацией
SU1394451A1 (ru) Устройство дл регистрации дискретных сигналов
SU1156072A1 (ru) Устройство управлени микропроцессором
SU1130860A1 (ru) Устройство дл делени
SU922755A1 (ru) Устройство дл перебора сочетаний
SU1499380A1 (ru) Устройство дл селекции признаков изображений объектов
SU1444760A1 (ru) Устройство дл возведени в квадрат последовательного р да чисел
SU1465883A1 (ru) Устройство дл делени чисел
SU1647557A1 (ru) Арифметическое устройство
SU1012245A1 (ru) Устройство дл умножени
SU1515182A1 (ru) Устройство дл логической обработки изображений объектов
SU1575174A1 (ru) Устройство дл умножени двух @ -разр дных чисел
SU717756A1 (ru) Устройство дл определени экстремального числа
SU1762304A1 (ru) Устройство дл выделени экстремального числа
SU894714A1 (ru) Микропроцессорный модуль
SU1241221A1 (ru) Устройство дл вывода информации
SU830359A1 (ru) Распределитель