SU1418719A1 - Устройство дл контрол программ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может бытк использовано в устройствах отладки программ , устройствах управлени  ходом выполнени  программ и устройствах контрол  правильности выполнени  программ ЦВМ. Целью изобретени   вл етс  повышение достоверности контрол  хода программ, В устройство введены блок регистров адресов контрольных точек, N блоков регистров эталонной точки, первый блок элементов И, N блоков элементов И, два блока элементов ИЛИ, втора  схема сравнени , второй, третий и четвертый элег менты задержки, блок регистров возврата , седьмой и восьмой элементы И, регистр, блок регистров информации, блок анализа. Устройство позвол ет повысить устойчивость программ к аппаратурным сбо м. 1 з.п. ф-лы, 2 ил. Ф

Description

tmai.

00

vj

11

Изобретение относитс  к вычисли- |гельной технике и может быть исполь- йовано в устройствах отладки программ , устройствах управлени  ходом Выполнени  программ и устройствах контрол  правильности выполнени  программ -ЦВМ,.

Цель изобретени  - повышение достоверности контрол  хода программ,

На фиг,1 представлена схема уст,- |ройства; на фиг,2 - схема блок анали |за.

i . Устройство содержит адресный 1, . |информа,ционный 2 и вход 3 пуска уст- тройства, блок 4 Р вгистров адресов контрольных точек, N блоков 5,( - 5м регистров эталонных значений, группу блоков 6., 6(, элементов - И, блок 7 эле- :Ментов И, первый блок 8 элементов ;ИЛИ, вторую схему 9 сравнени , блок 10 элементов И, регистр 11 ад- Ipeca, п тый блок 12 элементов И, ре- Iгиртр 13, восьмой блок 14 элементов ;Hj шестой блок 15 элементов И, блок 16 регистров информации, четвертьй блок 17 элементов И, блок 18 регистров возврата, второй бл ок 19 элементов И,, второй блок 20 злементов ЮТИ, блок 21 анализа дешифратор 22, вто- рой счетчик 23, первый элемент ИЛИ 2 третий элемент 25 задержки, первый счетчик 26, перва  схема,27 сравнени , третий блок 28 элэментов И, регистр 29 числа повтор ений, первьш элемент 30 задержки, второй элемент 31 задержки, первый 32 и второй 33 элементы-И, четвертый элемент 34 задержки ,

В блоке анализа каждый канал содержит первый блок 35 элементов И, первый регистр 36, первый сумматор 37s второй регистр 38, первый элемент НЕ 39, третий блок 40 элементов И, второй блок 41 элементов И, блок 42 элементов ИЛИ, второй сумматор 43 второй элемент НЕ 44, четвертый блок 45 элементов И, третий регистр 46, В блок анализа также вход т блок 47 элементов И, счетчик 48, первый элемент ИЛИ 49, элемент 50 запрета, генератор 51 импульсов, элемент 52 задержки , элемент НЕ 53, второй элемент И 54, второй элемент ИЛИ 55, первый элемент И 56, третий элемент ИЛИ 57, триггер 58, блок 59 элементов задержки.

Кроме того, устройство имеет две группы информационных выходов 60 и

.-

п

g 20 25 ЗО , . , 35

40

50

55

19 -2

61, выход 62 останова, выход 63 пуска и выход 64 ошибки.

Устройство работает следующим образом .

В исходном состо нии на блоке 4 регистров адресов контрольных точек записаны адреса контрольных точек (блок 4 содержит N регистров по числу контрольных точек в программе). На i-M блоке 5 регистров Cir jN) записаны эталонные значени  пер-еменных программ дл  i-й. контрольной точки. На регистре 29 записано число повторений фрагмента программы, на j-м регистре 46 (,M) - значение максимально возможного отклонени  j-й переменной-от ее эталонного значени . Остальное регистры, блоки регистров и счетчики устройства обнулены,

После по влени  сигнала. Пуск на входе 3 устройства, который означает начало счета контролируемой программы , через элемент ИЛИ 24 импульс поступает на вход счетчика 23, увеличива  его состо ние на единиду, и через элемент 25 задержки на вход задани  режима блока анализа.

Дешифратор 22 расшифровывает код на выходе счетчика, и на его соответствующем выходе по5 вл етс  сигнал, который поступает на второй вход соответствующего элемента И блока, а также второй вход соответствующего блока 6 элементов И, открыва  эти элементы. Адрес 1-й контрольной точки программы, проход  через открытый элемент И .блока 7 элементов И и через блок 8 элементов ИЛИ поступает на первый вход схемы 9 сравнени , на второй вход которой поступает код со счетчика адреса команд ЭВМ (не показано). Содержимое блока 5 регистров i-й контрольной точки поступает через открытый блок 6 элементов И и блок 20 элементов ИЛИ на группу информационных входов блока анализа.

На последнем регистра блока 5 регистров записано максимально возмож-. кое значение времени выполнени  фрагмента программы от (|-1)-й до i-й контрольной точки программы с учетом времени задержки элемента 25 (, (N-1)), где под нулевой контрольной точкой подразумеваетс  состо ние начала программы. Элемент 25 задержки задерживает сигнал на врем  срабатывани  счетчика 23, дешифратора 22,

31

блока 6 элементов И и блока 20 элементов liJIH.

Сигнал с выхода элемента 25 задержки устанавливает триггер-58 в единичное состо ние и, проход  через

-элемент ИЛИ 49, поступает на второй вход блока 47 элемент-ов И. Содержи- мое (М+1)-го регистра блока 5 регистров переписываетс  на счетчик 48. Низкий потенциал с инверсного выхода триггера 58 поступает на управл ющий вход элемента 50 запрета, открыва  его и тем самым разреша  поступление сигналов генератора 51 на вычитающий вход счетчика 48.

Если счетчик 48 обнулилс  до прихода импульса с входа задани  режима блока анализа, который переводит триггер 58 в нулевое состо ние и закрывает элемент запрета, тем самым не разреша  прохождение импульсов с генератора 51 на вычитающий вход счетчика 48, то значит, что произошло зацикливание в рассматриваемом

.фрагменте программы и импульс с нулевого выхода счетчика 48, проход  через элемент ИЛИ 57, проходит на второй выход блока1 21 анализа.

Рассмотрим работу устройства при по влении сигнала на втором выходе блока 21 анализа.

Если коды в схеме 9 сравнени  на первом и втором входах одинаковы , то на выходе схемы 9 сравнени  по вл - етс  импульс, который поступает на второй вход элемента. И 10, на первый вход которого поступает код счетчика адреса команд ЭВМ, который, проход  через открытый блок 10 элементов И, записываетс  в регистр П. Сигнал с выхода схемы 9 сравнени  поступает также на первый вход элемента И 13 и на вход разрешени  блока 21 анализа. При этом элемент И 15 открываетс  и содержимое регистров арифметического устройства ЭВМ (не показаны) с входа 2 поступает в блок 16 регистров и далее на первый вход блока 17 элементов И и на группу входов блока 21 анализа. Сигнал с входа разрешени  блока 21 анализа поступает на стробирующие входы блока 35 элементов И и блока 45 элементов И каждого канала, на второй вход элемента ИЛИ 49 и на нулевой вход триггера 58, обнул   его. Содержимое регистра 46 3 инверсном коде переписываетс  на второй вход сумматора 43.

8719

Высокий гготецци л с инверсного выхода триггера 58 1оступает на управл ющий вход элемента 50 запрета, закрыва  его н запреща  прохождение сигналов с генератора 51 импульсов на вычитающий вход счетчика 48,

Рассмотрим работу блока анали:   при сравнении эталонных значений пеQ ременных со значени ми регистров

ари4метического устройства на примере одного канала, так как работа остальных- каналов аналогична.

Значение первой переменной i-й

5 эталонной точки, проход  через открытый блок 35 элементов И, записываетс  на регистр 36. С инверснЕ 1Х выходов регистра 36 код поступает ка первый вход сумматора 37, Ма второй

0 вход су1-)матор 37 каждого канала через блок 59 элементов задержки поступает соответствующий код с блока 1,6 регистров информации, В сумматоре 37 производитс  вычитание от реального

5 значени  переменной в i-й контроль- .ной точке ее эталонного значени  , Значение разности поступает на ре-, гистр 38 и может быть как отрицательным так и положительныме

0 Элементы НЕ 39 и блоки 40 и 4 Г предназначены дл  получени  модул  числа, записанного в регистре 38. Если на первом выходе (знаковый разр д ) регистра 38 низкий потенциал,

соответствующий положительному зна- 5

чению кода, то этот код поступает

с пр мых выходов регистра 38 на груп- , пу информационных входов блока 41 элементов И, на вход стробировани 

Q которого поступает высокий потенциал с элемента НЕ 39. В противном случае инверсный код с регистра 38 поступает через открытый блок 40 элементов И. Код с выхода блоки 40 и 4 (в зависимости от знака кода), проход  через блок 42 элементов HJffl, поступает на первый вход сумматора 43.. Таким образом на первый вход сумма- тора поступает модель разности меж0 ДУ полученным и эталонным значением в 1-й контрольной точке. Поэтому на суматоре-43 вычисл етс  разность между числом, записанным в регистре 46, и значением разности между полу5

55

ченным и эталонным значением в i-й контрольной точке.

Если значение числа, записанного в рег истре 46, болыче, чем значение разности между полученным и эталон5 14

HbiM значением в i-и контрольной точ- то результат на суматоре получа- eJTcH отрицательный и на его выходе ({который  вл етс  знаковым) остает- высокий потенциал, в противном с|лучае на его выходе по вл етс  низкий потенциал. Сигнал на выходе сум- йатора инвертируетс  на элементе НЕ А4 и поступает на соответствующий вход элемента ИЛИ ЗЗ.П.ри этом, если хот  бы одно значение разности между эталонным и действительным значени ми переменной больше, заданного заранее максимально возможного значени  отклонени , записанного в регистрах 46 каналов, то значит произош- па .ошибка при выполнении данного фрагмента программы и на выходе эле- Йента ИЛИ 55 присутствует высокий по- |генциал, который , проход  через элемент не 53, инвертируетс  и на пер- ом входе элемента И 54 по вл етс  изкий потенциал.

Элемент 52 задержки задерживает сигнал на врем  срабатывани  элементов канала, после чего на его выходе по вл етс  импульс, который поступает на вторые входы элементов И 54 и 56, Поэтому, если произошла ошибка в рассматриваемом фрагменте программы, то импульс, проход  через элемент ИЛИ 57, по вл етс  на втором выходе блока 21 анализа. Если нет ошибки в рассматриваемом фрагменте программы и не произошло зацикливание , импульс по вл етс  на первом выходе блока 21 анализа.

Рассмотрим случай когда ошибка в рассматриваемом фрагменте не произошла , т.е. импульс по вилс  на первом выходе блока 21 анализа. Этот импуль поступает на входы стробировани  блоков 12 и 17 элементов И, разрешает перепись содержимого регистра 11, в котором записано значение адреса 1-й эталонной точки, и блока регистров информации, в котором записано содержимое регистров арифметического устройства в 1-й эталонной точки, в регистр 13 и блок 18 регистров соответственно , а Т:акже на вход обнулени  счетчика 26, устанавлива  его в ноль, и через элемент 24 на вход счетчика 23, измен   его состо ние на единицу и открыва  соответствующий элемент И в блоке 7 элементов И, а также cooтвeтcтвyюш й элемент И

196

блока 6, 15 дальнейшем работа устройства повтор етс  аналогичным образом. Рассмотрим случай, когда ошибка в рассматриваемом фрагменте программы произошпа или программа зациклилась на данном фрагменте выполнени , т.е.

импульс по вилс  на выходе блока 21 I

анализа. Этот импульс поступает на выход 62 останова .вычислений, остат навлива  выполнение программы в ЭВМ, на счетный вход счетчика 26, увеличива  его состо ние на единицу, и на вход элeмeнta 30 задержки. Код со счетчика 26 переписываетс  на первый вход схемы 27 сравнени . Импульс с элемента 30 задержки поступает на вход элемента 31 задержки и на второй вход блока 28 элементов И, на,

первый вход которого поступает код числа повторений участка программы, занесенный в.регистр 29. Если число, записанное в счетчике 26, меньше числа, записанного в регистре 29, то

сигнал по вл етс  на первом выходе схемы 27 сравнени  и поступает на первый выход элемента И 32, Если чис ло, записанное в счётчике 26, равно числу, записанному в регистре 29,

то сигнал по вл етс  на втором выходе схемы 27 сравнени  и поступает на первый вход элемента И 33. Элемент 31 задержки задерживает импульс на врем  работы схемы 27 сравнени ,

Импульс с элемента 31 задержки поступает на вторые входы элементов И 32 и 33. Если на первом входе эле мента И 32 присутствует -сигнал, то на его выходе по вл етс  импульс, который поступает на входы стробировани  -блоков 14 и 19 элементов И, teM самым разреша  перепись содержимого регистра 13 в счетчик адреса команд по выходу 61 и содержимого блоков 18

регистров в арифметические устройство ЭВМ по выходу 62 соответственно и восстанавливает состо ние ЭВМ на (i-l)-M шаге, а также на вход элемента 34 задержки. Импульс, задержанный на врем  переписи содержимого ре гистра 13 и блока 18 регистров в арифметическое устройство ЭВМ, по вл етс  на выходе пуска 63 устройства, осуществл   пуск программы с (-1)-й

эталонной точки,

Далее работа устройства повтор етс  аналогичным образом,

Если на первом входе элемента И 33 присутствует сигнал, то на его

7

выходе по вл етс  импульс, который поступает на выход 64 устройства, выводитс  на пульт оператора (не показан ) и сигнализирует об ошибке в программе.

Claims (2)

1. Устройство дл  контрол  программ , содержащее шесть блоков элементов И, элемент И, первую схему сравнени , два счетчика, регистр адреса , первый элемент ИЛИ, дешифратор первый элемент задержки, причем группа ВЫХОДОВ первого блока элементов И подключена к группе информационных входов регистра адреса, группа выходов блока элементов И  вл етс  первой группой информационных выходов устройства, выход первого элемента задержки соединен с входом стобиро- вани  третьего блока элементов И, отличающеес  тем, что, с целью повышени  достоверности контрол , в устройство введены регистр блок регистров адресов контрольных точек, блок регистров информации, N блоков регистров эталонных значений (N - число контрольных точек в про- г.рамме) седьмой и восьмой блоки элементов И, группу из N блоков элементов И, два блока элементов ИЛИ, вто- ра  схема сравнени , второй, третий, четвертый элементы задержки, регистр числа повторений, блок анализа, блок регистров возврата, причем группа выходов блока регистров числа повторений соединена с группой входов третьего блока элементов И, группа выходов которого соединена с первой группой входов первой схемы сравнени , втора  группа входов которой подключена к группе разр дных выходов первого счетчика, выходы Меньше и Равно первой схемы сравнени  соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых объединены и подключены к выходу второго элемента задержки, вход которого соединен с выходом первого элемента задержки, вход которого, объединенньш со счет- ным входом первого счетчика, подключен к выходу ошибки блока анализа и  вл етс  выходом останова устройства , первый вход первого элемента И . объединен с входом сброса первого сче тчика, с входами стробиро , , . . 1871

10

15

20

25

30

35

40

45

50

55

98

в пи  четвертого и п того элементов Н и подключен к выходу отсутстви  ошибки блока анализа, второй первого элемента ШБ-1 подключен к входу пуска устройства, выход перпого элемента 1-ШИ соединен со счетным входом второго счетчика и через третий элемент задержки с входом задани  режима блока анализа, группа выходов второго счетчика подключена к группе выходов дешифратора, выходы которого соединены с входами стробировани  соответствующих блоков элементов И группы, группы информационных входов которых соединены с группами выходов соответствующих блоков регистров эталонных значений5 выходы блока регистров адресов контрольных точек подключены к соответствующим входам группы информационных входов седьмого блока элементов И, группа строби- рующих входов которого соединена с выходами дешифратора, группа вькодов седьмого блока элементов И соединена с группой входов первого блока элементов ШШ, группа выходов которого соединена с nepBoii группой входов второй схемы сравнени , втора  группа входов которой объединена с группой информационных входов первого блока элементов И и  ап етс  группой адресных входов устройства , входы стробировани  первого и шестого блоков элементов И объединены и подключены к выходу равенства второй схемы сравнени , группы информационных входов и выходов juecToro блока элементов И подключены соответственно к группе информационных входов устройства и группе информационных входов блока регистров информации, группа выходов которого соединена с группой информационных входов четвертого блока элементов И и первой группой информаци- онных входов блока анализа, втора  группа информационных входов которого подключена к группе выходов второго блока элементов 11ПИ, группы входов , которого подключены к группам выходов соответствующих блоков элементов И группы, группа выходов регист- ра адреса соединена с группой информационных входов п того блока элементов И, группа выходов которого соединена с rpynnoii информационных входов регистра , группа выходов которого соединена с группой информационных входов восьмого блока э:и ментов И, группа

914

выходов которого  вл етс  второй группой информационных выходов устройства , входы стробировани  второго И восьмого элементов И объединены и подключены к выходу первого элемента И, выход первого элемента И через четвертый элемент задержки соединен с выходом пуска устройства, группа эыходов четвертого блока- элементов И соединена с группой информационных |входов блока регистров возврата, руппа выходов которого соединена с Группой информационных входов второго блока элементов И.

2. Устройство по П.1, о т л и ч а- ю щ а е с   тем, что блок анализа, содержит N каналов (N - число контрольных точек), блок элементов за- ержки, блок элементов И, счетчик, два элемента И, три элемента ИЛИ, |элемент НЕ, элемент запрета, триггер, элемент задержки, генератор импуль- |сов, причем группа выходов блока элементов И подключена к группе информационных входов счетчика, вычитающий вход которого соединен с выходом элемента запрета, первый и второй Входы которого соединены соответственно с выходом генератора импулы- сов и инверсным выходом триггера, нулевой вход триггера объединен с первым входом первого элемента ИЛИ и подключен к входу задан и  режима блока, вькод второго элемента ИЛИ соединен с первым входом первого элемента И и через элемент НЕ с первым входом второго элемента И, выход первого элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом признака обнулени  счетчика, выходы третьего элемента ИЛИ и второго элемента И  вл ютс  соответственно выходами ошибки и отсутстви  ошибки блока , каждый канал содержит четыре блока элементов И, три регистра, два сумматора, блок элементов ИЛИ, два

1910

элемента НЕ, причем первые группы входов первых сумматоров каждого канала объединены и подключены через блок элементов -задержки блока анализа к первой группе информационных входов блока, группы информационных входов первых блоков элементов И каждого канала объединены и подключены к второй группе информацивнньпс входов блока, стробирующие входы первых и четвертых блоков элементов : И каждого канала объединены и подключены к входу разрешени  блока, группа выходов пер вого блока элементов И в каждом канале подключена к группе входов первого регистра, группа выходов KOTopoi;o соединена с второй группой входов первого сумматора,

группа пр мых инверсных выходов которого соединена с группами входов со- oTBeTCTBeHHO второго и третьего блоков элементов И, выход знакового разр да регистра подключен к стробирующему входу третьего блока элементов И и через первый элемент И со стро- бирующим входом второго блока элементов И, группы выходов второго и третьего блоков элементов И подключены

соответственно к первой и второй группам входов блока элементов ИЛИ, группа выходов кото рого соединена с первой группой входов второго сумматора , втора  группа входов которого

соединена с группой выходов четвертого блока элементов И, группа входов которого соединена с группой выходов третьего регистра, выход знакового разр да второго сумматора

каждого канала через второй элемент НЕ подключен к соответствующему входу второго-элемента ИЛИ блока, второй вход первого элемента ШШ блока объединен с единичным входом.триггера , через элемент задержки - с вторыми входами первого и второго элементов И и подключен к входу разре- шени  блока.