SU1337900A1

SU1337900A1 - Устройство дл имитации неисправностей

Info

Publication number: SU1337900A1
Application number: SU864054668A
Authority: SU
Inventors: Надежда Ивановна Лыско; Александр Иванович Ляхов; Сергей Леонидович Улыбин; Владимир Витальевич Разумов
Original assignee: Предприятие П/Я А-3517
Priority date: 1986-04-16
Filing date: 1986-04-16
Publication date: 1987-09-15

Abstract

Изобретение относитс к вычислительной технике и может быть испольfZ зовано дл проверки отказоустойчивости комплексов программ. Цель изобретени - повьшение быстродействи устройства. Устройство содержит первый 1, второй 2 и третий 3 элементы ИЛИ, регистры 4, 10, 11 и 19, блок 6 пам ти, счетчики 7 и 18, блоки сравнени 13 и 14, элементы И 15, 20, 21, 26, формирователь 22 импульсов, распределитель 23 импульсов. Данное изобретение позвол ет сократить врем проверки отказоустойчивости функционировани программ за счет аппаратно- ного формировани пор дкового номера команды. 2 ил. (Л со со со

Description

Изобретение относитс к вычислительной технике и может быть использовано дл проверки отказоустойчивости функционировани комплекса программ ,

Цель изобретени - повышение быстродействи устройства.

На фиг, приведена функциональна

схема устройства; на фиг, 2 - времен- имитирующего неисправность,

ные диаг раммы его работы.

Устройство (фиг,1) содержит первый 1, второй 2 и третий 3 элементы ИЛИ, регистр 4, выход 5 конца работы устройства, блок 6 пам ти, счетчик 7, триггеры 8 и 9, регистры 10 и 11 rjiyiin входов 12 -задани адреса и данных,олукм 13 и 14 с ранпени , злсмси 1 И 15, тригг ер 16, нход 17

причнака команды, счетчик 18, регистр 20 мандах испытынаемо11 программы, 19, элементы И 20 и 21, формирователь 22, распределителтз 23 импульсов, выБлок 6 пам ти имеет 2 бит чеГжи адресуютс к-разр дной к тантой процессора. Он предназна дл фиксации факта формировани

ход 24 имитации 1еисправности устройства , вход 25 признака имитации неис- правностп устройства, элемент И 26,

Па фиг,2 изображены: эпюра 27 - по вление провер емой программы; эпюра 28 - пор док следовани команд в нровср емой программе; эпюра 29 сигнала имитации HCticiipaijHOC i H.

Временна диа рамма (фиг,2) по сн ет алгоритм формировани сиг нала, имитирующего неиспраршость, Этот алгоритм похож алгоритм пос.чедовг - тельного делени заданного отрезка пр мой на равные части, т,е, на такой алгоритм, при котором и первом цикле делени находитс середина отрезка , во втором - перва половина отрезка делитс пополам, в третьем - втора и так далее.

Сигнал, имп гпруи)щий }1еисг1равность, формируетс при ni-м выполнении вычисли1 е:1ьно11 системой испытываемой программы. Место в испытываемой программе, на котором формируетс сигнал, имитирующий неисправность, определ етс следующим образом,

Нри т-м выполнении испытываемой программы сигнал формируетс при выполнении п-й команды этой программы , где 2п - пор дковый номер последней команды программы.

При 2т-м выполнении программы сигнал формируетс при выполнении 1/2 п-й команды.

При Зт-м выполнении программы сигнал формируетс при выполнении 3/2 п-й команды и так до тех пор, пока

сигнал не формируетс при выполнении каждой команды программы. Таким образом , последний сигнал формируетс при 2nm-M выполнении испытываемой программы .

Устройство дл имитации неисправностей обеспечивает аппаратную реализацию алгоритма формировани сигнала,

Регистр 4 предназначен дл хранени числа п, определ ющего дискретность формировани сигнала, имитирующего неисправность, и изменени его путем сдвига в сторону младших разр дов . На выходе регистра 4, вл ющегос выходом 5 устройства, по вл етс елпиичиыГ сигнал поели тог о, как формирую тс- неисправность на всех командах испытынаемо11 программы,

Блок 6 пам ти имеет 2 бит. Его чеГжи адресуютс к-разр дной константой процессора. Он предназначен дл фиксации факта формировани сигнала , имитирующего неисправность,при выцолне1П1и какой-либо команды. При этом в чейку блока 6 пам ти, адресуемою адресом команды, при выполнении которой В1,1рапоталс с1П нал, имитирующий неиспр;1нпос 1 1, записывает- с 1,

Счетчик 7 предназначеп дл подсчета количества выполнений провер емой программы вычислительной системой . При каждом п-м иь полнеьи1и про- пер емой программь. ил выходе этого счетчика по вл етс единичный сигнал,

YcTpoiicTBO работает следующим об- разом.

В исходном состо нии (пени установки узлов устр(.1Йства в исходное сое 1 о ние не моказашл) все чейки блока 6 пам ти, счетчик 7 и тригге- ры 8, 9, 16 установлены в О, На регистрах 10 и 11 устанавливаютс первый и последний адрес программы или комцлекса nporpaM -i, провер емых на отказоустойчивость. На регистре 4 и счетчике 18 устанавливаетс код п 100...0,

При работе ЭВМ на группу входов

12поступают из ЭВМ как адреса чеек пам ти, так и данные, записьгеаемые или считываемые из этих чеек. Эта информащ1 поступает на первые группы входов блоков 13 и 14 сравнени . Вторые 1 руппы входов блоков

13и 14 сравнени соединены с выхо 1337900

дами ригистрон 10 и 11 соответстнен- но, На иыходе блока 13 сравнени присутствует единичный потенциал только в случае, если информаци , приход ща а его первую г руппу входов,больше адреса, набранного на регистре 10. На выходе блока 14 сравнени присутствует единичный потенциал только в

том случае, если информаци , приход - ю поскольку блок пам ти перед началом

ща на его первую группу входов,мень- работы обнулен,

ше адреса, набранного на регистре 1 1 , Единичный сиг нал с выхода блока 6

Выходы блоков 13 и 14 сравнени пам ти поступает на второй вход эле- соединены соответственно с первым мента И 21, На первом входе :элемен- и вторым входами элемента И 15, выход 15 та И 21 присутствует единичный потен- которого соединен с информационным входом триггера 16, На синхровход триггера 16 приходит единичный сигнал признака команда с входа 17 устройства , который по вл етс , когда на 20 группу входов 12 устройства поступает адрес команды. Этот сигнал записывает на триггер 16 информацию с выхода элемента И 15, Кроме того, данный сигнал поступает на вход записи регист- 25 л ет триггер 8,

ра 19 и записывает на него адрес ко- Сигнал с второго выхода распрсде- манды, который приходит с группы входов 12 на информационный вход регистра 19, С пр мого выхода триггера 16

циал с пр мого выхода триггера 8, Поэтому на выходе элемента 11 21 по вл етс единичный сигнал. Этот сигнал поступает на вход формировател 22 импульсов. На выходе формиронате- л 22 по витс сигнал, имитирующий неисправность, который поступает на выход 24 устройства, С выхода элемента И 21 сигнал через элемент 1 обнулител 23 поступает на вход записи блока 6 пам ти. При этом в ранее считанную чейку блока 6 пам ти записыединичный сигнал поступает на счетный ЗО ваетс 1 , приход ща с входа 25 вход счетчика 7,устройства на информационный вход блоПри т-м попадании в зону адресов ка 6 пам ти, провер емой программы на выходе счетчика 7 по вл етс сигнал. Этот сигСигнал с третьего выхода распренал поступает на единичный вход триг- 5 Делител 23 приходит па первый вход

гера 8 и устанавливает его в единичное состо ние.

Таким образом, обеспечиваетс работа устройства при каждом т-м попадании в зону программ, провер емых на отказоустойчивость. Вне этой зоны работа устройства блокируетс нулевым потенциалом с пр мого выхода триггера 8, который поступает на первые входы элементов И 20 и 21, Нулевой потенциал с выходов этих элементов блокирует работу счетчика 18 и формировател 22 импульсов.

Таким образом, при каждом т-м выполнении процессором программы, начальный и конечный адреса которой установлены на регистрах 10 и И, на пр мом выходе триггера 8 по вл етс единичный потенциал. Этот потенциал разрешает прохождение сигнала с выхода 17 устройства через элемент И 20 на вычитающий вход счетчика 18, Нри обнулении счетчика 18, т,е, при выполнении процессором п-й команды,

элемента ИЛИ 3, сигнал с выхода кото рого поступает на вход записи счетчи ка 18 и записывает в него информацию приход щую на его информационный

40 вход с выхода регистра 4,

Сдвиг регистра 4, т,е, уменьшение дискретности формировани сигнала, имитирующего неисправность, производитс в том случае, когда за врем

45 т-го выполнени провер емой программы не вырабатываетс ни один сиг-нал, имитирующий неисправность. Это осуществл етс следующим образом. При каждом т-м включении провер емой

gQ программы на пр мом выходе триггера 8 по вл етс единичный потенциал, передний фронт которого, поступа на единичный вход триггера 9, устанавливает его в единичное состо ние. Единичный потенциал с выхода тригг-е- ра 9 поступает на первый вход элемента И 26, На второй вход элемента И 26 поступает нулевой потенциал с инверсного выхода триггера 8, Ноэто55

на выходе счетчика поипл иет1 сигнал, который подаетс на иход чапуска распределител . Сигнал с перпого ны- хода распределител 23 ш ступает на вход считывани блока 6 пам ти. По адресу, приход щему в этот момент на адресные входы блока 6 пам ти с выхода регистра 19, считываетс 1,

пам ти поступает на второй вход эле- мента И 21, На первом входе :элемен- та И 21 присутствует единичный потен- л ет триггер 8,

циал с пр мого выхода триггера 8, Поэтому на выходе элемента 11 21 по вл етс единичный сигнал. Этот сигнал поступает на вход формировател 22 импульсов. На выходе формиронате- л 22 по витс сигнал, имитирующий неисправность, который поступает на выход 24 устройства, С выхода элемента И 21 сигнал через элемент 1 обну Сигнал с второго выхода распрсде-

лител 23 поступает на вход записи блока 6 пам ти. При этом в ранее считанную чейку блока 6 пам ти записы6 пам ти,

Сигнал с третьего выхода распреДелител 23 приходит па первый вход

элемента ИЛИ 3, сигнал с выхода которого поступает на вход записи счетчика 18 и записывает в него информацию, приход щую на его информационный

вход с выхода регистра 4,

т-го выполнени провер емой программы не вырабатываетс ни один сиг-нал, имитирующий неисправность. Это осуществл етс следующим образом. При каждом т-м включении провер емой

программы на пр мом выходе триггера 8 по вл етс единичный потенциал, передний фронт которого, поступа на единичный вход триггера 9, устанавливает его в единичное состо ние. Единичный потенциал с выхода тригг-е- ра 9 поступает на первый вход элемента И 26, На второй вход элемента И 26 поступает нулевой потенциал с инверсного выхода триггера 8, Ноэто

му ил ныходе элемента присутствует iiynenoii потенциал, который не оказывает никакого действи на работу уст роГютва, Если устройство вырабатывает сигнал, имитирующий неисправность то единичный сигнал с выхода элемента И 21 - Срез элемент ИЛИ 2 поступает на нулевой вход триггера 9 и сбрасывает его в нулевое состо ние. При этом нулевой потенциал с выхода триггера 9 блокирует работу элемента И 26. Если за врем выполнени провер емой программы не вырабатываетс ни один сигнал, имитирующий неисправ ность, то триггер 9 не сбрасываетс . При выходе за пределы провер е- Mufi программы триггер 16 обнул етс и па его ипперсиом выходе по вл етс единичный потенпиал, который через э. Ш1И 1 поступает на нулевой нход триггера 8. Последний обнул етс и на его инверсном выходе по вл - ег с единичный потенциал, который поступает на второй вход элемента И 26. При этом на выходе элемента И 26 по вл етс единичный сигнал,который поступает на вторые входы элементов ИЛИ 3 и 2 и вход сдвига ре35

гистра 4. Передний фронт этого сигна- 30 ни и выход Меньше второго блока ла сдвигает содержимое регистра 4 на один разр д в сторону младших разр - Д(Л(. Единичный сигнал с выхода эле- ИЛИ 3 переписывает новое содержимое регистра 4 в счетчик 18. Единичный сигнал с выхода элемента ИЛР1 2 сбрасывает триггер 9.

В случае необходимости многократной выработки сигнала, имитирующего неисправность при выполнении какой- либо конкретной команды (режим проверки определенного места программы), достаточно на регистр 11 записать адрес , на единицу больший, а на регистр 10, - на единицу меньший, чем а,црес этой , на вход 25 устройства подать нулевой потенциал и

40

45

сравнени соединены соответственно с первым и вторым входами второго э мента И, выход которого соединен с информационным входом второго тригг ра, пр мой и инверсный выходь котор го соединены соответственно со счет ньпч входом первого счетчика и с пер вым входом первого элемента ИЛИ, вы ход переполнени первого счетчика и выход первого элемента ИЛИ соединены соответственно с единичным и нулевым входами первого триггера, п мой выход которого соединен с первым входом трет1 его элемента И и с единичным входом третьего триггера, пр мой выход которого соединен с первым входом четвертого элемента И инверсный выход первого триггера соединен с вторым входом четвертого элемента И, выход которого соединен с первыми входами второго и третьего элементов ИЛИ и с входом сдвиг а четвертого регистра, информационный выход блока пам ти соединен с вторы входом первого элемента И, выход ко торого соединен с вторыми входами первого и второг о элементов ИЛИ, вы ход которого соединен с нулевым вхо дом третьего тр1П гера, вход признак

Claims

обнулить регистр 4 и счетчик 18. Формула изобретени

Устройство дл имитации неисправностей , содержащее первый и второй регистры, первый блок сравнени ,пер- Hbiii триггер, первый счетчик, первый лемент И и формирователь импульсов, причем группа разр дных выходов первого регистра соединена с первой группой информационных входов перво37900

Г О

. IQ 15 20 25

блока сравнени , пр моГ BI.IXOA пер- вог(5 триггера соединен с ,гм входом первого элемента И, выход которого через формирова ель импульсов соединен с выходом имитации неисправности устройства, отличающее- с тем, что, с целью повышени быстродействи , в устройство введены третий и четвертый регистры, второй блок сравнени , второй, третий, чет- верть1Й элементы И, первый, второй и третий элементы ИЛИ, второй и третий триггеры, второй счетчик, распределитель импульсов и блок пам ти, причем группа разр дных выходов второго регистра соединена с первой группой информационных входов второго блока сравнени , группа входов задани адреса и данных устройства соединена с вторыми группами информационных входов первого и второго блоков сравнени и с группой информационньк входов третьего регистра, вход признака команды устройства соединен с входом записи третьего регистра, группа разр дных выходов которого соединена с группой адресных входов блока пам ти, выход Больше первого блока сравне5

0 ни и выход Меньше второго блока

0

5

0

5

сравнени соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с информационным входом второго триггера , пр мой и инверсный выходь которого соединены соответственно со счет- ньпч входом первого счетчика и с первым входом первого элемента ИЛИ, выход переполнени первого счетчика и выход первого элемента ИЛИ соединены соответственно с единичным и нулевым входами первого триггера, пр мой выход которого соединен с первым входом трет1 его элемента И и с единичным входом третьего триггера, пр мой выход которого соединен с первым входом четвертого элемента И, инверсный выход первого триггера соединен с вторым входом четвертого элемента И, выход которого соединен с первыми входами второго и третьего элементов ИЛИ и с входом сдвиг а четвертого регистра, информационный выход блока пам ти соединен с вторым входом первого элемента И, выход которого соединен с вторыми входами первого и второг о элементов ИЛИ, выход которого соединен с нулевым входом третьего тр1П гера, вход признака

команды устройства соединен с синхро- входом второго триггера и вторым входом третьего элемента И, выход которого соединен с вычитагацим входом второго счетчика, выход третьего элемента ИЛИ и группа информационных выходов четвертого регистра соединены соответственно с входом записи и группой информационных входов второго счетчика, выход переполнени которого соединен с входом запуска

2В

2п

1Г7 2ГГ

Редактор И.Касарда

Составитель И.Сигалов Техред М.Ходанич

Заказ 4133/48Тираж 672

ВНИШИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

распределител импульсов, первьй, второй и третий выходы которого соединены соответственно с вторым входом третьего элемента ИЛИ, с входами записи и считывани блоки пам ти, выход переполнени четвертого регистра и информационный вход блока пам ти вл ютс соответственно выходом конца работы устройства и входом признака имитации неисправности устройства .

п

п

t

/ jf //г

(pus .2

Корректор М.Пожо

Подписное