SU1413590A2 - Device for time scale correction - Google Patents
Device for time scale correction Download PDFInfo
- Publication number
- SU1413590A2 SU1413590A2 SU864073323A SU4073323A SU1413590A2 SU 1413590 A2 SU1413590 A2 SU 1413590A2 SU 864073323 A SU864073323 A SU 864073323A SU 4073323 A SU4073323 A SU 4073323A SU 1413590 A2 SU1413590 A2 SU 1413590A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- correction
- inputs
- pulse
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к измерительной технике и может быть использовано в хронометрических системах дл коррекции вторичных шкал времени. Целью изобретени вл етс повьппение-- быстродействи коррекции при значительThe invention relates to a measurement technique and can be used in chronometric systems for the correction of secondary time scales. The aim of the invention is twisting-- correction speed with significant
Description
eooff коррекцииeooff correction
вat
9 -Чи9-chi
гоgo
ных расхождени х шкал времени. В устрой- стве предусмотрены последовательный и параллельный вводы комагщ коррекции вторичной шкалы времени, содержащей генератор 1, фазосдвигающий блок 2 и делитель 3 частоты. При последовательном вводе код коррекции проходит через преобразователь 6 кода коррекции и заполн ет регистр 5 сдвига. Сигнал окончани ввода формируетс счетчиком 8, дешифратором 9 и формирователем 10 одиночного импульса. По этому сигналу на выходе формировател 1 1 сигналов управлени устанавливаетс разрешающий потенциал, после чего код коррекции переписываетс из регистра 5 сдвига в реверсивный счетчик 4 с помощью элемента И 7. Фазосдвигающийdifferences in time scales. The device provides serial and parallel inputs for the correction of a secondary time scale containing a generator 1, a phase shifter unit 2, and a divider 3 frequencies. With a sequential input, the correction code passes through the correction code converter 6 and fills shift register 5. The input end signal is generated by a counter 8, a decoder 9 and a single pulse shaper 10. At this output of the driver 1 1 of the control signals, the resolving potential is established, after which the correction code is rewritten from the shift register 5 to the reversible counter 4 using the element AND 7. Phase shifting
блок 2 измен ет свой коэффициент делени на врем , соответствующее значению корректирующей информации, записанной в реверсивном счетч1-1ке 4. При параллельном, вводе в регистр 5 сдвига из блока 12 пам ти быстро записываетс посто нное значение кода коррекции, равное его полному диапазону . Запись происходит с помощью элемента ИЛИ 13, формировател 14 импульсов р инвертора 15 и второго элемента И 16. При этом, если расхожде - ние шкал времени превышает более чем в 2 раза диапазон коррекции, то совокупность из нескольких быстрых параллельных и одного медленного последовательного вводов повьшгают скорость коррекции. 5 ил.block 2 changes its division factor by the time corresponding to the value of the correction information recorded in the reversing counter 4. After parallel input to the shift register 5 from memory 12, a constant correction code is quickly recorded equal to its full range. Recording is done with the help of the element OR 13, the driver of 14 pulses p of the inverter 15 and the second element of And 16. At the same time, if the time scales differ by more than 2 times the correction range, then a set of several fast parallel and one slow serial inputs correction rate. 5 il.
1one
Изобретение относитс к о бласти измерительной техники и может быть . использовано в хронометрических системах дл коррекции вторичных шкал времени.The invention relates to the field of measurement technology and can be. used in chronometric systems for the correction of secondary time scales.
Целью изобретени вл етс повышение быстродействи коррекции при значительных расхождени х шкал времени.The aim of the invention is to improve the speed of correction with significant discrepancies in time scales.
На фиг. 1 изображена структурна схема устройства; на фиг.2 - функциональна схема преобразовател кода коррекции; на фиг.3-5 - временные диаграммы работы устройства.FIG. 1 shows a block diagram of the device; figure 2 is a functional diagram of the correction code converter; figure 3-5 - timing charts of the device.
Устройство содержит генератор 1, фазосдвигающий блок 2, делитель частоты 3, реверсивный счетчик 4, регистр сдвига 5, преобразователь кода коррекции 6, первый элемент И7, счетчик 8, дешифратор 9, формирователь одиночных импульсов 10, формирователь сигналов управлени 1Л, блок пам ти 12, элемент ИЛИ 13, формирователь импульсов 14, инвертор 15 и второй элемент И 16. Преобразователь кода коррекции 6 содержит триггер 17, элемент ИЛИ 18 и элемент задержки 19.The device contains a generator 1, a phase shifter 2, a frequency divider 3, a reversible counter 4, a shift register 5, a correction code converter 6, the first element I7, a counter 8, a decoder 9, a single pulse shaper 10, a shaper of control signals 1Л, a memory block 12 , the element OR 13, the pulse shaper 14, the inverter 15 and the second element AND 16. The converter of the correction code 6 contains the trigger 17, the element OR 18 and the delay element 19.
Входы положительной и отрицательной коррекции устройства соединены с двум входами элемента ИЛИ 13 -и двум одноименньми входами блока пам ти 12, параллельные выходы которого, подключены к соответствующим параллельнымThe inputs of the positive and negative correction devices are connected to two inputs of the element OR 13 and two identical inputs of the memory block 12, the parallel outputs of which are connected to the corresponding parallel
входам регистра сдвига 5, соединенного входом предварительной записи с -: выходом формировател импульсов 14 и входом инвертора 15. Выход дешифратора 9 подключен к входу формировател одиночных импульсов 10 через элемент И 16, второй вход которого соединен с выходом инвертора 15, а вьпсод эле-, мента ИЛИ 13 подключен к входу формировател импульсов 14.the inputs of the shift register 5 connected by the pre-recording input to the -: output of the pulse driver 14 and the input of the inverter 15. The output of the decoder 9 is connected to the input of the single pulse generator 10 via an AND 16 element, the second input of which is connected to the output of the inverter 15, and the transducer, OR 13 is connected to the input of the pulse shaper 14.
Формирователь сигнала управлени 11 выполнен на УК-триггере, при этом вход Р триггера вл етс первым входом формировател 11, вход С - вторымThe driver of the control signal 11 is made on a QC trigger, wherein the input P of the trigger is the first input of the driver 11, the input C is the second
входом, выход триггера - выходом формировател 11. На вход К подан О, на другой вход триггера 1.the input, the trigger output - the output of the forcer 11. On the input To fed Oh, to another input of the trigger 1.
Устройство работает следующим образом .The device works as follows.
Генератор 1 вл етс источником импульсов (фиг.4 м) дл запуска фазо- сдвигающего блока 2, который вьшолнен в виде делител частоты с переменным коэффициентом делени . В исходном состо нии коэффициент делени равен К, что определ етс наличием на втором управл ющем входе фазосдвигающего блока 2 уровн О (фиг.4 л), независимо от сигнала на первом управл ющемGenerator 1 is a pulse source (4 m) for starting phase shifting unit 2, which is implemented as a frequency divider with a variable division factor. In the initial state, the division factor is equal to K, which is determined by the presence of a phase O level 2 on the second control input (FIG. 4 l), regardless of the signal on the first control
входе. С выхода фазосдвигающего блока 2 импульсы подаютс на делитель частоты 3 (фиг,4 н).the entrance. From the output of the phase-shifting unit 2, pulses are applied to frequency divider 3 (FIG. 4 n).
Устройство имеет два режима работы: коррекци шкалы времени на величину , определ емую вводимым в устройство кодом коррекции; коррекци шкалы времени на фиксированную величину , хран щуюс в блоке пам ти 12, без ввода в устройство кода коррекции .The device has two modes of operation: correction of the time scale by an amount determined by the correction code entered into the device; correction of the time scale by a fixed amount stored in memory 12 without inputting a correction code to the device.
В первом режиме работа осуществл етс следующим образом.In the first mode, the operation is carried out as follows.
На шину Ввод коррекции подаетс команда (фиг.4 а), котора поступает на вход установки разр дов счетчика 7. При этом происходит сброс счетчи- ка 8 и на выходе дешифратора 9 по вл етс уровень О (фиг.4 в). Этот сигнал подаетс на первый вход элемента И 16, на втором входе которого присутствует уровень Л с выхода ин вертора 15. На выходе элемента И 16 по вл етс уровень О (фиг.4 а), который подаетс на первый вход формировател 10.The correction input is sent to the bus (Fig. 4a), which is fed to the input of the setting of the bits of the counter 7. In this case, the counter 8 is reset and the output of the decoder 9 is O (Fig. 4c). This signal is fed to the first input of the element AND 16, at the second input of which there is a level L from the output of the inverter 15. At the output of the element 16, a level O appears (Fig. 4a), which is fed to the first input of the imaging unit 10.
По шине Код коррекции в устрой- ство вводитс п-разр дный последовательный и иIyльcный двоичный код кор- .рекции старшими разр дами вперед по двум лини м св зи в виде пр мого и инверсного кода, В младшем разр де кода содержитс информаци о знаке коррекции. Код коррекции поступает на преобразователь 6.On the bus, the correction code is entered into the device by a n-bit serial and or binary binary correction code with high-order bits along two lines of communication in the form of a direct and inverse code. The lower-order code contains information about the correction sign . The correction code is fed to the converter 6.
Импульсы пр мого кода (фиг.3 а) подаютс на S-вход триггера 17 (фиг.. преобразовател кода коррекции 6,а импульсы инверсного кода (фиг.36) - на R-вход триггера 17. Эти же им- пульсы подаютс на входы элемента ИЛИ 18, на выходе которого формируетси тактова сери импульсов (фиг.Зг). На выходе триггера 1-7 формируютс импульсы пр мого кода (фиг.З в), причем их длительность увеличена до периода повторени импульсов тактовой серии на выходе элемента ИЛИ 18. С выхода триггера 17 импульсы пр мого кода подаютс на информационный выход преобразовател 6 и затем на информационный вход регистра сдвига 5. Импульсы тактовой серии с выхода элемента ИЛИ 18 через элемент задержки 19 подаютс на тактовый выход преобразовател 6 (фиг.З д) и затем, на тактовый вход регистра сдвига 5. При этом задержкиThe direct code pulses (Fig. 3a) are fed to the S input of the trigger 17 (Fig. .. correction code converter 6, and the inverse code pulses (Fig. 36) to the R input of the trigger 17. These same pulses are fed to the inputs of the element OR 18, at the output of which a clock train of pulses is formed (Fig. 3g). At the output of trigger 1-7, direct code pulses are formed (Fig. 3c), and their duration is increased to the period of repetition of clock pulses at the output of the OR element 18. From the output of the trigger 17, the pulses of the direct code are fed to the information output of the converter 6 and then to the information input of the shift register 5. The pulses of the clock series from the output of the element OR 18 are transmitted through the delay element 19 to the clock output of the converter 6 (FIG. 3 d) and then to the clock input of the shift register 5. At the same time
тактовых импульсов относительно им- йульсов пр мого кода обеспечивают надежную запись информации в регистр сдвига 5. clock pulses relative to forward code pulses ensure reliable recording of information in the shift register 5.
д d
15 20 15 20
5 ЗО 5 ZO
о 45 CQ i about 45 CQ i
5five
Пр мой код коррекции записываетс в регистр сдвига 5. Одновременно - счетчик 8 подсчитывает число импульсов тактовой серии. Как только в регистр сдвига 5 запишутс все п разр дов кода, на выходе дешифратора 9 по вл етс уровень 1 (фиг.4 в), который поступает на первый вход элемента И 16. На выходе элемента И 16 по вл етс уровень 1 (фиг.4 з), который подаетс на первый вход формиро- ватап 10. Формирователь 10 выдел ет второй после по влени 1 импульс (фиг.4 и) из серии импульсов на втором входе. Этот импульс (фиг. 4 и) подаетс на второй вход формировател I на вход предварительной записи реверсивного счетчика 4, причем по фронту импульса происходит перепись кода из старших п-1 разр дов регистра сдвига 5 в реверсивный счетчик 4. При записи в реверсивный счетчик 4 числа, отличного от О, на его выходе по вл етс уровень 1 (фиг.4 к), который, поступа на первый вход формировател 11, разрешает формирование на его выходе сигнала управлени . Сигнал управлени в виде уровн I по вл етс на выходе формировател 11 по срезу импульса на выходе формировател 10 (фиг.4 л).The direct correction code is written to shift register 5. At the same time, counter 8 counts the number of pulses of a clock train. As soon as all n bits of the code are recorded in the shift register 5, the output of the decoder 9 is Level 1 (Fig. 4c), which is fed to the first input of the And 16 element. At the output of And 16, the level 1 appears (Fig .4 h), which is fed to the first input of the shaping unit 10. The imaging unit 10 selects the second pulse after appearance (1 of figure 4) from the pulse train at the second input. This pulse (Fig. 4 and) is fed to the second input of shaper I to the input of the preliminary recording of the reversible counter 4, the code being rewritten from the higher n-1 bits of the shift register 5 to the reversing counter 4 on the front of the pulse. When writing to the reversible counter 4 a number other than O, level 1 appears at its output (FIG. 4k), which, arriving at the first input of shaper 11, allows the formation of a control signal at its output. The control signal in the form of a level I appears at the output of the shaper 11 through a cut of the pulse at the exit of the shaper 10 (FIG. 4 L).
Сигнал управлени подаетс на второй управл ющий вход фазосдвигающего блока 2 и измен ет его коэффициент делени на K+I в зависимости от знака , поступающего с выхода младшего разр да регистра сдвига 5 (фиг.4 и). Одновременно сигнал управлени открывает элемент И 7, импульсы с выхода фазосдвигающего блока 2 начинают проходить на вход вычитани реверсивного счетчика 4 (фиг. 4 о).The control signal is applied to the second control input of the phase-shifting unit 2 and changes its division factor by K + I depending on the sign coming from the low-order output of the shift register 5 (Fig. 4 and). At the same time, the control signal opens the element AND 7, the pulses from the output of the phase-shifting unit 2 begin to pass to the input of the subtraction of the reversible counter 4 (Fig. 4 o).
При коэффициенте делени К-1 первый после изменени коэффициента делени импульс на выходе фозосдвигаю- щего блока 2 по витс на врем Tf- раньше, чем при исходном коэффициенте делени , второй - на 2Т раньше и т.п. При коэффициенте делени К+1, наоборотJ происходит задержка по влени импульсов. Таким образом i-и импульс на выходе фазосдвигающего бло- ка 2 по витс на врем +i T|. раньше или позже, чем при исходном коэффициенте делени , что приводит к сдвигу шкалы времени.With the division factor K-1, the first after changing the division factor the pulse at the output of the photo-shifting unit 2 takes place at Tf-time earlier than with the initial division factor, the second one — 2T earlier, and so on. At the division factor K + 1, on the contrary, a delay in the appearance of pulses occurs. Thus, the i-th pulse at the output of the phase-shifting unit 2 is at the time + i T |. sooner or later than the original division ratio, which shifts the time scale.
Как только число, записанное в реверсивный счетчик 4, считаетс , наAs soon as the number written in the reversible counter 4 is counted,
514514
выходе последнего по вл етс уровень о (фиг. 4 к), который возвращает формирователь 1 1, в исходное состо ние . На его выходе по вл етс уровень О (фиг.4 л), при этом восстанавливаетс исходный коэффициент делени фазосдвигающего блока 2 (фиг,4 н) и закрываетс элемент И 7 (фиг.4 о). Вэличйна коррекции At равнаthe output of the latter appears level o (fig. 4k), which returns the driver 1 1 to the initial state. At its output, a level O appears (Fig. 4 l), and the initial division ratio of the phase-shifting unit 2 (Fig. 4 n) is restored and the And 7 element is closed (Fig. 4 o). The correction value At is equal to
fi.t ± N.T,fi.t ± N.T.
где N - число, записанное в п- старших разр дах регистра сдвига j Т - период повторени импульсовwhere N is the number recorded in the n-most bits of the shift register j T is the pulse repetition period
на выходе генератора 1. Во втором режиме работы устройство работает следующим образом.at the output of the generator 1. In the second mode of operation, the device operates as follows.
При уходе хранимой шкалы времени эа пределы допуска на одну из шин Коррекци или Коррекци - в зависимости от знака ухода подаетс команда (фиг.5 г Коррекци -и ). На выходе блока пам ти 12 по вл етс код коррекции, причем в t-тадшем разр де кода содержитс информаци о знаке, определ ема поданной командой, а в старших п-1 разр дах - величина коррекции , равна допустимому расхожде- нию между хранимой и эталонной шкалами времени. Одновременно команда через элемент ИЛИ 13 подаетс на формирователь 4 (фиг.5 д), на выходе которого формируетс одиночный импульс (фиг.Зе).. Этот импульс постзшает на вход предварительной записи регистра сдвига 5, при этом код коррекции переписываетс из блока пам ти 12 в регистр сдвига 5.When leaving a stored time scale, ea, a tolerance limit for one of the Correction or Correction tires is given, depending on the exit sign, a command is issued (FIG. 5 g Correction-i). At the output of memory block 12, a correction code appears, and in the t-tad code bit contains information about the sign determined by the command given, and in the higher n-1 bits the correction value is equal to the allowable difference between the stored and reference time scales. At the same time, the command through the OR element 13 is fed to the shaper 4 (FIG. 5 d), at the output of which a single pulse is formed (FIG. Ze). This pulse is post-entered to the pre-recording input of the shift register 5, the correction code being rewritten from the memory block 12 to shift register 5.
Одновременно импульс с выхода формировател 14 через инвертор 15 подафиг . 2At the same time, the impulse from the output of the former 14 through the inverter 15 pofig. 2
0606
етс на второй вход элемента И 16 (фиг,5 ж), на первом в-ходе которого присутствует уровень 1 с выхода дешифратора 9. На выходе элемента И 16 на врем , равное длительности импульса на выходе формировател 14, по вл етс уровень О (фиг.5 з). После по влени 1 и на первом входе формировател 10 последний вьщел ет второй импульс из серии импульсов на втором входе (фиг.5 и). В дальнейшем работа устройства происходит так же, как и в первом режиме (фиг.5 а, л,At the second input of an element 16 (FIG. 5), the first in-course of which contains level 1 from the output of the decoder 9. At the output of element 16 at a time equal to the pulse duration at the output of the former 14, level O appears ( 5 h). After the occurrence of 1 and at the first input of the imaging unit 10, the last pickup of the second pulse from a series of pulses at the second input (figure 5 and). In the future, the operation of the device is the same as in the first mode (figure 5 a, l,
Hj с).Hj c).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864073323A SU1413590A2 (en) | 1986-06-02 | 1986-06-02 | Device for time scale correction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864073323A SU1413590A2 (en) | 1986-06-02 | 1986-06-02 | Device for time scale correction |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1095431A Addition SU209703A1 (en) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1413590A2 true SU1413590A2 (en) | 1988-07-30 |
Family
ID=21239876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864073323A SU1413590A2 (en) | 1986-06-02 | 1986-06-02 | Device for time scale correction |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1413590A2 (en) |
-
1986
- 1986-06-02 SU SU864073323A patent/SU1413590A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1095431, кл. G 04 С 11/02, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1413590A2 (en) | Device for time scale correction | |
SU744948A1 (en) | Pulse delay device | |
SU1166311A1 (en) | Frequency encoder | |
SU1370643A2 (en) | Time scale correction device | |
SU824419A2 (en) | Device for multiplying periodic pulse repetition frequency | |
SU1132351A1 (en) | Process for digital multiplying of frequency | |
SU928353A1 (en) | Digital frequency multiplier | |
SU1100577A1 (en) | Phase-to-code converter | |
SU1506553A1 (en) | Frequency to code converter | |
SU949823A1 (en) | Counter | |
RU1783451C (en) | Digital frequency meter | |
SU1506435A1 (en) | Digital meter of ratio of time intervals | |
SU1427370A1 (en) | Signature analyser | |
SU736099A1 (en) | Discrete frequency multiplier | |
SU1524037A1 (en) | Device for shaping clock pulses | |
SU980279A1 (en) | Time interval-to-digital code converter | |
SU441642A1 (en) | Delay line | |
SU1653153A1 (en) | Variable-ratio divider | |
SU943599A1 (en) | Phase shift to code converter | |
SU1307598A1 (en) | Device for correcting time scale | |
SU840900A1 (en) | Divider | |
SU1277413A2 (en) | Device for correcting time scale | |
SU661812A2 (en) | Pulse recurrence rate varying device | |
SU1431069A1 (en) | Divider of pulse repetition rate | |
SU917172A1 (en) | Digital meter of time intervals |