SU1399768A1

SU1399768A1 - Устройство дл информационного поиска

Info

Publication number: SU1399768A1
Application number: SU864159502A
Authority: SU
Inventors: Анатолий Николаевич Романов; Николай Николаевич Горнец; Максим Анатольевич Романов
Original assignee: Московский институт радиотехники, электроники и автоматики
Priority date: 1986-12-08
Filing date: 1986-12-08
Publication date: 1988-05-30

Abstract

Изобретение относитс к вычислительной технике и может использоватьс в автоматизированных информационно-справочных системах. Цель изобретени - повьппение быстродействи . Сообщени , поступающие в регистр 1, содержат пол признаков и данных. Поле данных записываетс в блок 6 пам ти по адресам, сформированным в реги

Description

53о

OS9

(Л

со :р

о:

00

стре 2 на основе анадиза пол признаков дешифратором 4 и выработки распределителем 10 импульсов сигнала,- определ ющего адрес блока 7 пам ти, в котором хран тс адреса блока 6, Сообщени считываютс вычислительным комплексом из блока 6 и результаты

обработки сообщений занос тс в блок 9 пам ти. Обращение абонентов к полученным результатам проводитс через входы 52 запросов, на основании которых соответствующие результаты выдаютс абонентам через группы эле- bfeHTOB И 21 - 23, 3 ил.

Изобретегще относитс к вычисли™ Цельной технике и может быть исполь $овано в автоматизированных информа- ионно-справочных системах. Целью изобретени вл етс повы- 1 1ение быстродействи . ; На фиг. 1 представлена схема пред- jkaraeMoro устройства; на фиг. 2 и 3 - фхемы распределителей импульсов.

Устройство содержит регистры 1,. 2 и 3, дешифраторы 4 и 5, блоки 6-9 пам ти , распределители 10 и II импуль- сов, триггеры 12, 13 и 14, элементы ИЛИ 15 и 16, элементы И 17 и 18, f pynrbi 19-23 элементов И, элементы $4, 25 и-26 задержки, группы 27 и |8 элементоЕ ИЛИ, генератор 29 пр мо- гольных импульсов, элементы И 30-34, : лементы РШИ 35 и 36, элементы 37 и $8 задержки, триггеры 39-41, элемен ibi И 42-45, элемент 46 задержки, вхо- 4ы 47-62 устройства и св зи 63-83.

Дл упрощени чертежа цепи началь О1л: установки всех узлов не показаны Перед пуском устройства все они сбро йены в исходное состо ние импульсом Начальной установки.

Входами 50 и 51 устройство подключено к тракту передачи данных между объектами управлени сложной автоматизированной системы управлени .

Сообщени , поступакщие на входы регистра 1, содержат признаковую и информационную части. Коды, переданаемые в признаковой части сообщени , Яесут информацию о конкретных данных содержащихс в информационной части. При пуске устройства в работу на вход 53 поступает импульс пуска, который через элемент ИЛИ 15 проходи На единичный вход триггера 12, устанавлива его в единичное состо ние. Высокий потенциал с единичного выхода триггера 12 поступает через вход 63 распределител 10 на один вход элемента И 30 распределител 10, к другому входу которого подключен генератор 29.

Первый же импульс с генератора 29 проходит,через элемент И 30 и далее через элемент ИЛИ 35 поступает как на выход 69 распределител 10, так и на входы элементов И 31-34.

Учитыва , что триггер 13 находитс в исходном состо нии, на его единичном выходе будет низкий потенциал, который блокирует прохождение импульса с выхода 69 через элемент И 17.

Элементы И 31-34 подключены к выходам дешифратора 4, выходной потенциал которого на одной из выходных шин будет определ ть состо ни указанных элементов.

Допустим, что из тракта передачи данных в регистр 1 никаких сообщений не поступало, тогда дешифратор 4 за- 4иксирует его состо ние выдачей высокого потенциала на вход 71 распределител 10, открывающего по одному входу элемент И 31, а импульс генератора 29 с выхода элемента ИЛИ 35 пройдет через элемент И 31 на выход 65 распределител 10 и далее через элемент ИЛИ-15 на единичный вход триггера 12, подтвержда его единичное состо ние.

Поскольку триггер 12 высоким потенциалом поддерживает элемент И 30 распределител 10 в открытом состо нии , то импульсами генератора 29 осуществл етс непрерывный опрос состо ни элементов И 31-34.

Как только в регистр 1 с входа 51 поступит код, который будет записан в регист; сигналом синхронизации с входа 50, дешифратор зафиксирует это

момент вьщачей высокого потетшапа на одном КЗ других выходов. Допустим, высокий потенциал поступил на вход 72 распределител 10. Этот потенциал открывает элемент И 32, через который импульс генератора 29 с выхода элемента ИЛИ 36 проходит как на выход 84 распределител 10 непосредственно , так и через элемент ИЛИ 36 на выход 67 и далее на нулевой вход триггера 12, сбрасыва его в исходное состо ние,

С выхода 84 распределител 10 импульс опроса поступает на вход фикси- IB равлёЬи записью, который поступает

рованной чейки пам ти блока 7, выполненного в виде посто нного запоминающего устройства (ПЗУ), где хранитс начальньй адрес той зоны пам ти , куда необходимо записать входную информацию с регистра 1,

Содержимое фиксированной чейки переписываетс из блока 7 в. регистр 2, выходы которого через элементы ИЛИ 27 соединены с адресным входом блока 6.

Параллельно тот же импульс с выхода элемента И 36, задержанный элементом 37 задержки на врем формировани адреса в регистре 2, с выхода 66 распределител поступает на вход записи блока 6, записыва входные сообщени по указанному адресу.

После записи сообщени тот же импульс с выхода элемента 37 задержки поступает на вход элемента 38 задер р ки, где задерживаетс на врем записи сообщени и поступает как на сброс в исходное состо ние регистра 2 и триггера 13 с выхода 64 распределител , так и на очередной опрос cocтo kи элементов И 31-34.

Выход блока 6 пам ти через выход 59 соединен с вычислительным комплексом (ВК) объекта управлени (не показан ), К непрерывно с заданньач интервалом опроса опрашивает блок 6 импулЬ сами опроса, по ступ ак цими на вход 55, Эти импульсы устанавливают триггер 13 в единичное состо ние, при котором он высоким потенциалом открывает элемент И 17. Импульс опроса поступает на элемент И 17 с выхода 69 распределител )0 в начале цикла опроса . Этот импульс проходит через элемент И 17 на вход элемента И I9 устанавлива адрес считываемого со- . общени , и через элемент 25 задержки, который задерживает импульс на врем установки адреса, на ьход управлени считыванием блока 6, с выхода которого информаци поступает на вы- ход 59.

В ВК эти данные испальз тотс в качестве входных данных дл решени установленного перечн задач, по мере решени которых полученные результаты в виде соответствующих справок выдаютс на вход 56 и дапее на вход блока 9 пам ти. Кроме того, на вход 57 подаетс адрес записи полученной справки, а на вход 58 - импульс уп

на один из входов элемента И 18, который по другому входу управл етс триггером 14.

Запись информации в блок 9 осуществл етс только тогда, когда триггер 14 находитс в нулевом состо нии, которое фиксирует тот факт, что пр мого обращени от пользователей к блоку 9 в насто щий момент времени нет. В этом случае импульс, пройд элемент И 18, поступает на вход элементов И 20, устанавлива адрес записи с входа 57, и через элемент 26 задержки, который задерживает импульс на врем установки адреса, на вход управлени записью блока 9, осуществл запись результата, полученного от ВК.

Кроме того, этот же импульс с выхода 47 поступает на вход прерывани ВК, сигнализиру о том, что запись результата осуществлена.

Обращение за справками, хран щимис в блоке 9, осуществл етс с рабочих мест должностных лиц различных объектов управлени через входы 52 (фиг. 1) систе и далее через входы 76-78 распределител 11 (фиг. 3).

Допустим, запрос поступил на вход 76 распределител П (фиг. 3). Тогда импульс запроса устанавливает триггер 39 распределител в единичное состо ние , при котором он своим высоким потенциалом открывает элемент И 42, на другой вход которого с входа 75 поступает импульс генератора 29 с зилхода 68 распределител 10.

Этот импульс проходит через зле- gg мент И 42 и далее через выход 80 распределител 1I поступает на входы .блока 8 пам ти и элемента ИЛИ 16. Пройд элемент ИЛИ 16, импульс поступает на единичный вход триггера .

Ь4 уст навлива его в единичное со- , и снимает тем самым высокий потенциал с элемента И 18.

Параллельно с этим импульс с выхода 80 распределител 11 поступает на вход считывани соответствующей фиксированной чейки блока 8, выполнеи- :ного в виде посто нного запоминаю- щего устройства, где хран тс адрес 1абонента, запрашивающего справку, и адрес зоны пам ти, где хранитс за- Ьрашиваема справка. I Считанный код с блока 8 поступает в регистр 3, откуда код адреса або- 1нента подаетс на вход дешифратора 5 который в соответствии с входным ко- |цом открывает соответствующие элемен- |ты И 21-23, а код адреса зоны пам ти

|через элементы ИЛИ 28 подаетс на ад- jo го блока пам ти и вход первого эле есный вход блока 9.

; Параллельно с этим импульс генера- гора 29, поступивший на вход 75 рас- гределител II, задерживаетс элемен- гом 46 задержки на врем формировани Ццреса считывани блока 9 и с выхода 79 распределител 1 1 поступает на Вход считывани блока 9, считыва Данные из зоны пам ти через соответствующие элементы 21-23 на выходы 60- 30 дены группь элементов И, группы эле- 62, далее они передаютс тому абонен-- ментов ИЛИ и второй дешифратор, вход ty, который их запрашивает.

Этот же импульс с выхода 79 распределител 11 после задержки элементом

которого соединен с выходом третьего регистра, выходы разр дов второго регистра соединены с первыми входами

4 на врем считывани данных из бло- wg элементов ИЛИ первой группы соответ ka . 9 поступает на вход регистра 3 и устанавливает его в исходное состо - йие, подготавлива к новому циклу ра- фоты.

формулаизобретени

Устройство дл информационного Поиска, содержащее регистры, триггеры, Элементы И, ИЛИ и задержки, четыре блока пам ти, первый дешифратор и два распределител импульсов, причем информационный вход первого регистра Явл етс первым информационным вхоственно , выходы которых соединены с адресным входом первого блока пам ти, выход которого вл етс первым инфор мационным выходом устройства, первые

40 входы элементов И первой грухшы вл ютс адресным входом устройства, первый вход первого элемента И соединен с соответствующим выходом первого распределител импульсов, выход

g первого элемента И соединен с вторыми входами элементов И первой группы и через второй элемент задержки с входом считывани первого блока пам ти, единичный вход второго триггера вл Дом устройства, выход разр дов призна/сд етс входом опроса устройства, нулеKOB первого регистра соединен с входом первого дещифратора, выход разр дов данных первого регистра соеди- rteH с информационным входом первого блока пам ти, выходы первого дешифратора соединены с установочными входами первого распределител импуль- doB, разрешающий вход которого соединен с выходом первого триггера, вы55

вой вход соединен с установочным входом второго регистра, единичный выход вторс/го триггера соединен с вторым входом первого элемента И, выход третьего регистра соединен с первыми входами элементов ШШ второй группы, выходы которых соединены с адресным входом четвертого блока пам ти , информационный вход которого

ходы первого распределител импульсов соединены с тактовым входом второго распределител импульсов, входом записи первого блока пам ти,

адресным входом второго блока пам ти , нулевым входом первого триггера, установочньп входом второго регистра и первым входом первого элемента ИЛИ

соответственно, выход второго блока пам ти соединен с информационным входом второго регистра, второй вход первого элемента ИЛИ вл етс входом пуска устройства, а выход соединен с

единичным входом первого триггера, входы считывани третьего блока пам ти соединены с выходами разрешени считывани второго распределител импульсов, вход считывани четвертомёнта задержки соединены с соответствующими выходами второго распределител импульсов, выход третьего блока пам ти соединен с информационным входом третьего регистра, установочный вход которого соединен с выходом первого элемента задержки, отличающеес тем, что, с целью повьшени быстродействи , в него введены группь элементов И, группы эле- ментов ИЛИ и второй дешифратор, вход

ственно, выходы которых соединены с адресным входом первого блока пам ти, выход которого вл етс первым информационным выходом устройства, первые

входы элементов И первой грухшы вл ютс адресным входом устройства, первый вход первого элемента И соединен с соответствующим выходом первого распределител импульсов, выход

первого элемента И соединен с вторыми входами элементов И первой группы и через второй элемент задержки с входом считывани первого блока пам ти, единичный вход второго триггера вл етс входом опроса устройства, нуле

вл етс вторым информационным входом устройства, пецвые входы элементов И второй группы образуют адресный вход записи устройства, а выходы соединены с вторыми входами элементов ИЛИ второй группы соответственно, первые входы элементов И третьей группы соединены с выходами второго дешифратора соответственно, вторые входы соедине- ны с информационным выходом четвертого блока пам ти, выходы элементов И третьей группы образуют второй информационный выход устройства, входы второго элемента ИЛИ соединены с вы- ходами разрешени считывани второго распределител импульсов, выход соединен с единичным входом третьего

триггера, нулевой вход которого соединен с соответствующим выходом второго распределител импульсов, информационные входы которого вл ютс входами запросов устройства, нулевой выход третьего триггера соединен с первьтм входом второго элемента И, выход которого соединен с вторыми входами элементов И второй группы и входом третьего элемента задержки, выход которого соединен с входом записи - четвертого блока пам ти и выходом признака готовности результата устройства, второй вход второго элемента И вл етс входом разрешени записи устройства .

фиг

f

Claims

40 формулаизобретения

Устройство для информационного Поиска, содержащее регистры, триггеры, Элементы И, ИЛИ и задержки, четыре дд блока памяти, первый дешифратор и два распределителя импульсов, причем Информационный вход первого регистра Является первым информационным входом устройства, выход разрядов призна^д Дов первого регистра соединен с входом первого дешифратора, выход разрядов данных первого регистра соединен с информационным входом первого блока памяти, выходы первого дешиф- gg ратора соединены с установочными входами первого распределителя импульсов, разрешающий вход которого соединен с выходом первого триггера, вы ходы первого распределителя импульсов соединены с тактовым входом второго распределителя импульсов, входом записи первого блока памяти, адресным входом второго блока памяти, нулевым входом первого триггера, установочным входом второго регистра и первым входом первого элемента ИЛИ соответственно, выход второго блока памяти соединен с информационным входом второго регистра, второй вход первого элемента ИЛИ является входом пуска устройства, а выход соединен с единичным входом первого триггера, входы считывания третьего блока памяти соединены с выходами разрешения считывания второго распределителя импульсов, вход считывания четвертого блока памяти и вход первого элемента задержки соединены с соответствующими выходами второго распределителя импульсов, выход третьего блока памяти соединен с информационным входом третьего регистра, установочный вход которого соединен с выходом первого элемента задержки, отличающееся тем, что, с целью повышения быстродействия, в него введены группы элементов И, группы элементов ИЛИ и второй дешифратор, вход которого соединен с выходом третьего регистра, выходы разрядов второго регистра соединены с первыми входами элементов ИЛИ первой группы соответственно, выходы которых соединены с адресным входом первого блока памяти, выход которого является первым' информационным выходом устройства, первые входы' элементов И первой группы являются адресным входом устройства, первый вход первого элемента И соединен с соответствующим выходом первого распределителя импульсов, выход первого элемента И соединен с вторыми входами элементов И первой группы и через второй элемент задержки с входом считывания первого блока памяти, единичный вход второго триггера является входом опроса устройства, нулевой вход соединен с установочным входом второго регистра, единичный выход вторс/го триггера соединен с вторым входом первого элемента И, выход третьего регистра соединен с первыми входами элементов ИЛИ второй группы, выходы которых соединены с адресным·'входом четвертого блока памяти, информационный вход которого

7 ' 1399768 8 является вторым информационным входом устройства, первые входы элементов И второй группы образуют адресный вход записи устройства, а выходы соединены с вторыми входами элементов ИЛИ второй группы соответственно, первые входы элементов И третьей группы соединены с выходами второго дешифратора соответственно, вторые входы соедийе- эд ны с информационным выходом четвертого блока памяти, выходы элементов И третьей группы образуют второй информационный выход устройства, входы второго элемента ИЛИ соединены с вы- эд ходами разрешения считывания второго распределителя импульсов, выход соединен с единичным входом третьего триггера, нулевой вход которого соединен с соответствующим выходом второго распределителя импульсов, информационные входы которого являются входами запросов устройства, нулевой выход третьего триггера соединен с первым входом второго элемента И, выход которого соединен с вторыми входами элементов И второй группы и входом третьего элемента задержки, выход . которого соединен с входом записи четвертого блока памяти и выходом признака готовности результата устройства, второй вход второго элемента И является входом разрешения записи устройства.