SU1388869A1

SU1388869A1 - Сигнатурный анализатор

Info

Publication number: SU1388869A1
Application number: SU864121356A
Authority: SU
Inventors: Николай Андреевич Цуркан; Наталья Ивановна Макаренко
Original assignee: Предприятие П/Я Р-6674
Priority date: 1986-09-17
Filing date: 1986-09-17
Publication date: 1988-04-15

Abstract

Изобретение относитс к вь мис- лительной технике и может быть использовано дл контрол и локализации неисправностей в цифровых схемах. Целью изобретени вл етс -увеличение полноты контрол за счет обеспечени режима логического анализа. Сигнатурный анализатор содержит шестнадцатиразр дный регистр сдвига 1, блок 2 индикации, первый 3 и второй 4 сумматоры по модулю два, узел 5 задани активного фронта, узел 6 задани режима измерени , переключатель 7 типа синхронизации, блок 8 задани окна измерени , счетчик 9, блок 10 сравнени кодов, первый 11 и второй 12 элементы ИЛИ, элемент ИСЮЮЧАРЗЩЕЕ ИЛИ 13, первый 14 и второй 15 элементы И, узел 16 запуска, одновибратор 17, генераторы тестов 18 и импульсов 19. В зависимости от величины заданного окна измерени анализатор автоматически перек- лючаетс из режима сигнатурного анализа в режим логического анализа, что позвол ет, в частности, обеспечивать локализацию неисправностей в цифровых схемах с обратными св з ми . 3 ил. Ш СЛ

Description

.tamsAu/S

СО 00 30

00

05

со

Лиг.1

Пуск бмшнчв

Изобретение относитс к вычислительной технике и может быть использовано дл контрол и локализации неисправностей в цифровых схемах.

Целью изобретени вл етс увеличение полноты контрол за счет обеспечени режима логического анализа.

На фиг,1 изображена функциональна схема сигнатурного анализатора; ha фиг.2 - фрагмент провер емой цифровой схемы с местной обратной св зью дл по снени пор дка работы с анализатором; на фиг.З - временные диаграммы стимулирующих воздействий на входах схемы, изображенной на фиг.2 (а); временные диаграммы выходных состо ний элементов схемы, изображенной на фиг.2 при исправной ее работе (б); врем:енные диагра;ммы выходных состо ний элементов схемы, изображенной на фиг.2 при неисправной работе триггера Т2 (в).

Сигнатурный анализатор (фиг.1) содержит шестнадцатиразр дный регистр 1 сдвига, блок 2 индикации, первый 3 и второй 4 сумматоры по модулю два узел 5 задани активного фронта, узел 6 задани режимов измерени , переключатель 7 типа синхронизации, блок 8 задани окна измерени , счетчик 9, блок 10 сравнени кодов, первый 11 и второй 12 элементы ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13, первый 14 и второй 15 элементы И, узел 16 запуска , одновибратор 17, генераторы тестов 18 и импульсов 19, информационный вход 20, группу выходов 21 дл подключени входов контролируемого блока, выход 22 начальной установки, синхровход 23 и вход 24 Пуск внешний .

Анализатор работает следующим образом.

Перед началом контрольных измерений с помощью узла 5 выбираетс активный фронт импульсов синхронизации по которому производитс запись и обработка двоичной информации, поступающей на информационный вход регистра 1 сдвига. При этом сигнал О, устанавливаемый с выхода узла 5, на первом входе элемента ИСКШНАЮЩЕЕ ИЛ 13 обуславливает передачу неизмененных а сигнал 1 - инвертированных синхроимпульсов , поступающих на синхровход регистра 1..

При исследовании цифровых схем, у которых отсутствуют собственные

средства активизации функционировани , их входы подключаютс к группе выходов 21 тестовых воздействий, а переключатель 7 типа синхронизации устанавливаетс в положение, соответствующее внутренней синхронизации . Вход 24 Пуск внешний в данном случае остаетс свободным.

Блоком 8 задани окна измерени

выбираетс двоичное число, соответствующее числу тактов в цикле контрольного измерени и характеризующее длину m исследуемой цифровой последовательности .

Узлом 6 задани режима измерени устанавливаетс сигнатурное (Сигн.) или логическое (Лог) измерение цифровой последовательности, поступающей на информационньй вход 20.

В режиме Сигн на второй вход элемента И 15 поступает сигнал 1. Если блоком 8 выбрана величина ( - разр дность регистра 1), то

на одном из входов, а следовательно, и выходе элемента ИЛИ 11 по вл етс сигнал 1, обуславливающий сигнал 1 и на первом входе элемента И 15. При этом выход первого сумматора 3

по модулю два посредством элемента И 1 5 подключаетс к первому входу второго сумматора 4 и схема подготовлена к выполнению функции сигнатурного сжати входной двоичной последовательности сигналов на информационном входе 20.

В режиме Лог узла 6 при задании блоком 8 значени на втором или первом входах соответственно устанавливаетс сигнал О, блокирующий элемент И 15 и отключаюпдай обратные св зи регистра. 1 через сумматор 3 по модулю два. При сигнале О на первом входе сумматора 4 по модулю два с выхода 20 на информационный вход регистра 1 поступает неискаженна цифрова последовательность, Сигнал с выхода узла 16 через элемент ИЛИ 12 поступает на запускающий вход синхронного одновибрато- ра 17 и вызывает по вление на его выходе одиночного синхронного импульса , который устанавливает в начальное состо ние генератор 18 тестов и устанавливает в О регистр 1 и

счетчик 9.

При обнулении счетчика 9 на входах всех разр дов первой группы входов блока 10 сравнени кодов уста

навливаютс сигналы О и при на выходе блока 10 по вл етс сигнал 1, разрешающий прохождение синхроимпульсов с второго входа элемента И 14 на второй вход элемента ИСКЛЮЧАЮЩЕЕ ШШ 13 и синхровходы регистра 1, счетчика 9 и генератора 18 тестов

По фронту каждого, син-хроимпульса в регистр 1 сдвига заноситс текущий бит информационной последовательности , присутствующий на его информационном входе. По срезу каждого синхроимпульса к содержимому счетчика 9 прибавл етс единица, кроме того, в генераторе 18 тестов вырабатываетс очередной тестовый набор. По приходу т-го синхроимпульса на первой и второй группах входов блока 10 сравнени присутствуют идентичные коды, в результате чего на его выходе по вл етс сигнал О, блокирующий элемент И 14 и останавливаюи:(ий измерительный процесс. После очередного сигнала с выхода узла 16 запуска процесс повтор етс .

Стимулирующие воздействи , вырабатываемые генератором 18 тестов, посредством выходов 21 поступают на входы исследуемой цифровой схемы и вызывают переключение логических состо ний ее элементов. Двоична информационна последовательность сигналов в выбранной контролируемой точке исследуемой схемы (реакци контролируемой точки) поступает на информационный вход 20 анализатора и в конце измерительного периода фиксируетс в регистре 1 в виде шестнадцатиразр дного двоичного кода который, поступа на входы блока 2 индикации, преобразуетс им в четырехразр дную группу символов шестнадцатиричного кода, высвечиваемую индикатором,

В режиме Сиги в регистре 1 фиксируетс кодовый остаток, полученньй в результате сигнатурного сжати двоичной последовательности, который индицируетс блоком 2 индикации в виде сигнатуры.

В режиме Лог в конце измерительного периода в регистре.1 хран тс последние шестнадцать битов логической последовательности, поступившей на вход 20, которые блоком 2 индицируютс в виде четырехразр дного шестнадцатиричного числа.

0

5

0

5

0

5

0

5

0

Изменением с помощью узла 8 величины ш окна измерени можно в данном режиме осуществл ть логический контроль различных участков двоичной последовательности. В режиме Сигн при значени х m п в св зи с тем, что измеренна реальна двоична последовательность обладает большей нагл дностью и достоверностью контрол , чем последовательность, преобразованна в сигнатуру, анализатор автоматически переводитс на логический контроль и блок 2 отображает действительную двоичную последовательность .

Если исследуема цифрова схема функционирует под воздействием собственных средств активизации работы, то выходы 21 анализатора остаютс свободными, переключатель 7 устанавливаетс в положение Вне, а синхровход 23 и вход 24 Пуск внешний подключаютс к соответствующим выходным точкам исследуемой цифровой схемы. Запуск измерительного процесса осуществл етс органами управлени исследуемого обьекта.

В случае диагностировани неисправностей цифровых схем, содержапщх узлы с местными обратными св з ми, в режиме Сигн по методу сигнатурного анализа локализуютс цифровые узлы с обратными св з ми, на входах которых сигнатуры совпадают с эталонными , а на выходах - нет. После этого анализатор переводитс в режим Лог и измер ютс неискаженные двоичные последовательности сигналов на входах и выходах элементов, вход щих в состав цифровых узлов с неисправност ми . Затем воспроизвод тс и анализируютс диаграммы логических состо ний сигналов, по которым вы вл ютс неисправные элементы.

Предположим, что фрагмент цифровой схемы (фиг,2) содержит неисправный триггер Т2, в котором К - вход оборван внутри элемента. Эта неисправность искажает выходную информацию триггера Т2, котора по цепи обратной св зи распростран етс на входы триггера Т1 и элемента ИЛИ-НЕ, ,и не позвол ет по полученным сигнатурам обнаружить неисправный элемент.

Дл измеренных в режиме Лог стимулирующих воздействий на входах 1 - 4 (фиг.За) при исправной работе схемы временна диаграмма выходных

5138886

состо ний элементов имела бы вид, приведенньш на фиг.36. Однако по полученным результатам контрол временна диаграмма прин ла вид, представленный на фиг.Зв, анализ которой позвол ет вы вить ошибку в работе триггера Т2 (точка t), что свидетельствует о его неисправности.

Claims

Формула изобретени

Сигнатурный анализатор, содержащий шестнадцатиразр дный регистр сдвига, первый сумматор по модулю два, блок сравнени кодов, блок индикации , счетчик, первый элемент И, одновибратор, генератор тестов, генератор импульсов, узел задани активного фронта и блок задани окна измерени , причем группа разр дных выходов регистра сдвига соединена с группой входов блока индикации, выходы седьмого, дев того, двенадцатого и шестнадцатого разр дов регистра сдвига подключены к входам первого сумматора по модулю два, синхровход счетчика соединен с синх ровходом генератора тестов, выход одновибратора соединен с входами начальной установки регистра сдвига и генератора тестов и входом сброса счетчика и вл етс выходом анализатора дл подключени к входу чальной установки контролируемого блока, группа разр дных выходов счетчика соединена с первой группой информационных входов блока сравнени кодов, втора группа информационных входов которого соединена с первой и второй группами разр дны выходов блока задани окна измерени , группа информационных выходов генератора тестов вл етс группой выходов анализатора дл подключени к группе информационных входов контролируемого блока, отличающийс тем,.что, с целью увеличени полноты контрол за счет обеспечени режима логического анализа, анализатор содержит дополнительно второй сумматор,по модулю два, два элемента ШШ, элемент HCKJTO4AJOdiEE ИЛИ, второй элемент И, переключатель режима измерени , переключатель запуска и переключатель типа синхронизации,

замыкающий и размыкающий контакты которого подключены соответственно к синхровходу анализатора и выходу генератора импульсов, подвижный контакт переключател типа синхронизации соединен с входом синхронизации одно- вибратора и первым входом первого элемента И, второй вход и выход которого соединен соответственно с выходом блока сравнени кодов и первым

входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к выходу узла, задани активного фронта, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с синхровходами регистра сдвига и счетчика , втора группа разр дных выходов блока задани окна измерени соединена с входами первого элемента ИЛИ, выход которого соединен с первым входом второго .элемента И, второй

вход которого подключен к подвижному контакту переключател режима измерени , третий, вход и выход второго элемента И соединены соответственно с выходом первого сумматора по лю два и первым входом второго сумматора по модулю два, второй вход которого вл етс информационным входом анализатора дл подключени выхода контролируемого блока, выход второго сумматора по модулю два соединен с информационным входом регистра сдвига, вход запуска одновибратора соединен с выходом второго элемента ЮШ, первый и второй входы которого соединены соответственно с ПОДВИЖНЫМ контактом переключател запуска и входом внешнего запуска анализатора.

ffx.i

ffx.2 x5

7/

72

ffx.

фи. 2