SU1501061A1

SU1501061A1 - Сигнатурный анализатор

Info

Publication number: SU1501061A1
Application number: SU874264754A
Authority: SU
Inventors: Анатолий Иосифович Каминский; Михаил Николаевич Силютин
Original assignee: Предприятие П/Я Г-4335
Priority date: 1987-06-18
Filing date: 1987-06-18
Publication date: 1989-08-15

Abstract

Изобретение относитс к вычислительной технике и может использоватьс в контрольно-испытательной аппаратуре. Цель изобретени - расширение функциональных возможностей анализатора. Сигнатурный анализатор содержит сдвиговый регистр 1, сумматор 2 по модулю два, амплитудный компаратор 3 и триггер 4. Изобретение позвол ет контролировать последовательность импульсов, длительность которых меньше длительности синхроимпульсов анализатора. 1 ил.

Description

31501

Изобретение относитс к цифровой вычислительной технике и может быть использовано дл контрол и диагностировани цифровых объектов.

Цель изобретени - расширение функциональных возможностей устройства ..

На чертеже представлена схема сигнатурного анализатора.

Анализатор содержит сдвиговый регистр 1, сумматор 2 по модулю два, амплитудный компаратор 3 и счетньй триггер 4,

Амплитудный компаратор 3 предназ- начен дп нормализации логических уровней входного (контролируемого) сигнала.

Счетный триггер 4 за счет делени частоты позвол ет учитьшать в информационной последовательности импульсов ошибки или сбои, расположенные по времени в паузах между синхроимпульсами , а также удлинить короткие импульсы информационной пос- ледовательности так, чтобы обеспечить возможность ее контрол .

Информаци в виде импульсов раз- длительности и скважности от контролируемого объекта поступает на вход амплитудного компаратора 3, в котором нормализуетс амплитуда логических уровней. С выхода амплитудного компаратора информаци поступае на счетный вход триггера 4. Одновре- менно с подачей сигнала окна измерени на соответствующий вход сдвигового регистра 1, который предварительно устанавливаетс в нулевое состо ние , триггер 4 начинает деление частоты информационной последователь ности в два раза. При этом триггер 4 одинаково реагирует как на последовательность в виде коротких или длинных импульсов, так и на ошибки или сбои в импульсной последовательности в том числе наход ш;иес по времени между импульсами синхронизации.

Синхронно с окном измерени на синхровход анализатора (синхровход сдвигового регистра 1) подаетс частота синхронизации. С выхода триггера 4 информационна последовательность поступает на п тый вход сумматора 2, где суммируетс по модулю два с сиг

налом обратной св зи сдвигового ре

5

0 5 Q с

0

5

гистра 1. Затем сумма по модулю два поступает на информационный вход сдвигового регистра 1.

По окончании сигнала окна измерени в сдвиговом регистре 1 фиксируетс шестнадцатиричный двоичный код - сигнатура, котора характеризует техническое состо ние контролируемого объекта, а триггер 4 переходит в исходное (нулевое) состо ние.

С приходом следующего импульса окна измерени процесс повтор етс .

Предлагаемьй сигнатурньй анализатор позвол ет обнаруживать ошибки или сбои в контролируемой импульсной последовательности в интервалах между импульсами синхронизации, а также контролировать последовательность импульсов , длительность которых меньше длительности синхроимпульсов анализатора , что обеспечивает проверку формирователей коротких импульсов.

Claims

Формула изобретени

Сигнатурньй анализатор, содержащий сдвиговьй регистр, сумматор по модулю два, амплитудный компаратор и триггер, причем группа выходов сдвигового регистра вл етс группой выходов анализатора, синхровход и вход разрешени которого соединены соответственно с синхровходом и управл ющим входом сдвигового регистра, выходы седьмого, дев того, двенадцатого и шестнадцатого разр дов которого соединены с входами с первого по четвертьй сумматора по модулю два, информационный вход сигнатурного анализатора соединен с входом амплитудного компаратора, отличающий с тем, что, с целью расширени функциональных возможностей анализатора за счет обеспечени контрол последовательностей импульсов, длительность которых меньше длительности синхроимпульсов, выход амплитудного компаратора соединен с тактовым входом триггера, вход сброса и выход которого соединены соответственно с входом разрешени анализатора и п тым входом сумматора по модулю два, выход которого соединен с информационным входом сдвигового регистра.