SU1383441A1

SU1383441A1 - Оперативное запоминающее устройство

Info

Publication number: SU1383441A1
Application number: SU864106092A
Authority: SU
Inventors: Александр Алексеевич Кузнецов; Виктор Петрович Онышко
Original assignee: Предприятие П/Я В-8751
Priority date: 1986-05-20
Filing date: 1986-05-20
Publication date: 1988-03-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в вычислительных устройствах и системах обработки информации. Цель изобретени - повышение быстродействи устройства. Устройство содержит блоки пам ти 1, дешифратор 2, элементы ИЛИ 3, элементы И 10, 11. Поставленна цель достигаетс за счет одновременной записи информации во все блоки пам ти. 1 ил.

Description

(Л

С

3Jf

со

00

со

4

Изобретение относитс к вычислительной технике и может быть использовано в вычислительных устройствах и системах обработки информации.

Цель изобретени - повышение быстродействи устройства.

На чертеже приведена структурна схема устройства.

Устройство содержит блоки 1 пам ти,- дешифратор 2, элементы ИЛИ 3, вход 4 чтени , адресные входы 5, вход 6 записи, информационные выходы 7, выход 8 идентификации , вход 9 группового чтени , элементы И 10 и 11 и вход 12 записи.

Устройство работает следующим образом.

При обращении к устройству на вход 5 адреса поступает т-разр дный адрес, старшие К разр дов которого поступают на де- щифратор 2 и вл ютс адресом N блоков пам ти, младшие т-К разр дов которого поступают на адресные входы Л блоков пам ти. На одном из выходов дешифратора 2 вырабатываетс сигнал разрешени выборки блока пам ти, который поступает на входы соответствующих элементов И 10 и И и разрешает прохождение сигналов «Запись («ЗП) и «Чтение («ЧТ) на соответствующий блок пам ти.

При выполнении процедуры записи на входе 9 сигнал отсутствует, на входы 6 подаютс записываемые данные, которые записываютс в блок пам ти, номер которого определ ет дешифратор 2. При выполнении процедуры чтени на входе 9 сигнал также отсутствует. Блок пам ти, номер которого определ ет дешифратор 2, выставл ет на выходах 7 считываемые данные.

Выход 8 идентификации отмечает период зан тости соответствующего блока пам ти.

При обнулении Л блоков пам ти или заполнении их однородной информацией во врем тестировани младшие т-К. разр дов адреса шины 5 адреса поступают на адресные входы Л блоков пам ти. На входы б подаютс записываемые данные. На вход 9 подаетс сигнал, вл ющийс обобщенным сигналом записи, поступающий через элементы ИЛИ на входы записи блоков пам ти. По этому сигналу информаци с входов 6 записываетс сразу во все блоки пам ти.

Claims

Формула изобретени

Оперативное запоминающее устройство, содержащее блоки пам ти, адресные входы

которых вл ютс адресными входами первой группы устройства, дешифратор, входы которого вл ютс адресными входами второй группы устройства, информационные входы и выходы блоков пам ти вл ютс соответственно информационными входами и

выходами устройства, элементь И первой группы, элементы И второй группы, выходы дешифратора подключены к первым входам соответствующих элементов И первой и второй групп, выходы элементов И первой группы подключены к входам чтени соответствующих блоков пам ти, вторые входы элементов И первой группы объединены и вл ютс входом чтени устройства, вторые входы элементов И второй группы объединены и вл ютс входом записи устройства , отличающеес тем, что, с целью повышени быстродействи устройства, оно содержит элементы ИЛИ, выходы которых подключены к входам записи соответствующих блоков пам ти, первые входы элементов ИЛИ подключены к выходам соответствующих элементов И второй группы, вторые входы элементов ИЛИ объединены и вл ютс входом групповой записи устройства.