SU424196A1 - Устройство для считывания и контроля информации с перфокарт - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и предназначено дл  использовани  Б устройствах Ввода, а в наладочных оперативных запоминающих устройствах .

Известные устройства дл  считывани  и контрол  информации с перфокарт, содержащие блок ввода, первый выход которого подключен через буферный регистр к информационному входу блока оперативной пам ти и к соединенным последовательно регистру арифметического блока и сумматору, а второй выход - к первому входу блока управлени , подключенного к управл ющим входам блока оперативной пам ти, не обладают повышенным быстродействием, так как контроль правильности ввода информации сперфокарт в оперативную пам ть осуществл етс  в них по контрольным суммам. Дл  контрол  записи информации с перфокарт в оперативную пам ть необходимо составл ть программы ввода и выдел ть дополнительное мащинное врем .

Отличием описываемого устройства  вл етс  то, что оно содержит подключенную к третьему выходу блока ввода схему удвоени  синхроимпульсов, соединенную со вторым входом блока управлени , и схему сравнени , входы которой подключены к буферному регистру и блоку оперативной пам ти, а выход- к третьему входу блока управлени .

На чертеже показана функциональна  схема предлагаемого устройства.

Оно содержит блок ввода 1, буферный регистр 2, блок управлени  3, блок оперативной пам ти 4, регистр арифметического блока 5, сумматор о, схему удвоени  синхроимпульсов 7 и схему сравнени  8.

Устройство работает следующим образом. При поступлении первой строки информации с блока ввода 1 по кодовым шинам на буферный регистр 2, одновременно с информацией поступают сигналы основного маркера (ОМ) или вспомогательного маркера (ВМ) на блок управлени  3 и синхроимпульс (СИ) на схему удвоени  синхроимпульсов 7, котора  вырабатывает два импульса. При поступлении первого импульса на блок управлени  3 п при наличпи сигналов ОМ или ВМ, блок управлени  3 вырабатывает сигналы, которые перевод т блок оперативной пам ти 4 в режим записи и принимают информацию на буферный регистр 2. С буферного регистра 2 информаци  поступает дл  записи в блок оперативной пам ти 4 и дл  контрольного суммировапии -на регистр арифметического блока 5 и сумматор 6, т. е. первый имнульс

со схемы удвоени  синхроимпульсов 7 произведет запись информации в блок оперативной пам ти 4.

При поступлении второго импульса со схемы удвоени  синхроимпульсов 7 на блок управлени  3, последний вырабатывает сигнал, который .переводит блок оперативной пам ти 4 в режим чтени .

Информаци , считанна  с блока оперативной пам ти 4, поступает на схему сравнени  8, где она поразр дно сравниваетс  с информацией на буферНом регистре 2, т. е. с информацией , записываемой в блок оперативной пам ти 4. Результат сравнени  поступает в блок управлени  3, где может использоватьс  дл  останова блока ввода 1 и анализа сбойной ситуации или дл  регистрации сбоев.

При поступлении последующих строк информации цикл повторитс .

При вводе перфокарты узкой стороной или при вводе инфор 1ации с перфоленты процесс протекает аналогично, однако в этом случае информаци  на буферном регистре 2 образуетс  записью нескольких столбцов перфокарты или строк перфоленты.

Предмет изобретени 

Устройство дл  считывани  и контрол  информации с перфокарт, содержащее блок ввода, первый выход которого подключен через буферный регистр к информа1ционнному входу блока оперативной пам ти и к соединенным последовательно регистру ариф метического блока и сумМ атору, а второй выход - к первому входу блока управлени , подключенного к управл ющим входам блока оперативной пам ти, отличающеес  тем, что,

с целью повышени  быстродействи  устройства , оно содержит подключенную к третьему выходу блока ввода схему удвоени  синхроимпульсов , соединенную со вторым входом блока управлени , и схему сравнени , выходы

которой подключены к буферному регистру и блоку оперативной пам ти, а выход - к третьему .входу блока управлени .