SU1378066A1

SU1378066A1 - Устройство дл преобразовани кодов

Info

Publication number: SU1378066A1
Application number: SU864053431A
Authority: SU
Inventors: Николай Антонович Иванов
Priority date: 1986-04-10
Filing date: 1986-04-10
Publication date: 1988-02-28

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в устройствах контрол и преобразовани информации. Целью изобретени вл етс повышени достоверности преобразовани путем предварительной проверки прин того кода. Устройство дл преобразовани кодов содержит триггеры 7,19,20 и 21, счетчики 5,16 и 11, коммутатор 1, регистр 22, управл емый генератор 2, элементы НЕ 17 и 18, элементы И 3,4, элементы И-НЕ 9 и 15, р-вхо- довый и (р+1)-входовый элементы И 8

Description

сл

оо

о

О) С5

IPI/if

и 14, элемент 2-2И-ИЛИ 6, блоки 12 и 10 пам ти, схему 13 сравнени ,, информационные входы 23, вход 24 наличи информации, информационные выходы 25, выход 26 ошибки. Устрой1378066

ство дл преобразовани кодов исклю чает прием и преобразование ложного или искаженного кода, чем достигаетс достоверность преобразуемой информации . 6 ил.

1

Изобретение относитс к вычислительной технике и может быть использовано в устройствах контрол и преобразовани информации.

Цель изобретени - повьппение достоверности преобразовани кода путем предварительной проверки прин того кода.

На фиг, 1 приведена блока-схема устройства дл преобразовани кодов; на фиг. 2 - функциональна схема коммутатора 1 ; на фиг. 3 - принципиальна схема управл емого генератора и диаграмма его работы; на фиг, 4 функциональна схема выходного регистра; на фиг, 5 - временные диаграммы дл случа работы без искажени кбда; на фиг, 6 -- диаграммы дл случа работы с искаженньм кодом при значени х параметров , , , , , , ,

Преобразователь кодов содержит коммутатор 1, управл емый генератор 2, элементы И 3 и 4, первый счетчик 5, элемент 2-2И-ШШ 6, первый триггер 7, р-входовый элемент И 8, первый элемент И-НЕ 9, первый блок 10 пам ти, второй счетчик 11, второй блок 12 пам ти, схема 13 сравнени , р+1-входовой элемент И 14, второй элемент И-НЕ 15, третий счетчик 16, элементы НЕ 17 и 18, второй - четвертый триггеры 19-21, регистр 22, информационные входы 23, вход 24 наличи информации, информационные выходы 25, вьпсод 26 ошибки.

Коммутатор 1 (фиг, 2) состоит из п одинаковых коммутаторов 27, каж- Д1зй из которых коммутирует на выход один разр д одной из N входных величин в зависимости от адреса, поступившего на адресные входы р, Св зь между Кир следующа : N-2 ., Вход V вл етс стробирующим. При поступлении на вход V О разрешаетс дешифраци адреса и выдача на выход одной из N входных величин. Весь коммутатор I рассчитан на коммутацию N п-разр дных кодов К из п, Входы коммутатора распределены следующим образом: на коммутатор 27, подаютс все первые разр ды N кодов К из п; на коммутатор 27, - все вторые разр ды N кодов К из п и т.д.;

адресные входы всех п коммутаторов 27,.„ запараллелены согласно своим весовым част м: входы 2 - между собой , входы 2 - между собой,.,,, входы 2 - между собой, запараллелены также стробирующие входы V. При изменении адреса от О до N-1 и подаче нул на стробирующие входы V на выходы коммутатора подаетс код К из п, начина с первого и конча

N-MJ причем на выходе 27, будет первый разр д 1:ода, на выходе 27j - второй разр д кода,..,, на выходе 27 - п-й разр д кода.

Управл емый генератор 2 (фиг. За) состоит из генератора пр моугольных импульсов на элементах НЕ 28 - 30, сопротивлени R и конденсатора С. Когда на первом и втором входах управл емого генератора 2 наход тс

о, то генератор заторможен, поэтому на выходе элемента НЕ 30 имеетс О, триггер 31 не переключаетс и не делит частоту генератора на два. Выходы триггера 31 посту-

пают на элементы И 32 и 33, Поэтому когда на выход элемента НЕ 30 поступает О, на четырех ходах управл емого генератора блока 34 элементов 2 И имеютс О, По первому вхоДУ триггер 31 сбрасываетс в О,

Третий, четвертый и п тый входы управл емого генератора 2 - управл ющне.

На фиг. Зб приведены диаграммы работы управл емого генератора.

Блок 10 пам ти (фиг. 7) аналогичен блоку 12, но имеет п,адресных входов и m ВЫ5СОДОВ, где m - число разр дов преобразованного кода. Таким образом, подава код К из п на адресные входы при наличии разрешени на считывание по входу V, на выходе имеем т-разр дный преобразованный код. Блок 12, как и блок 10, необходимо предварительно подпрог- раммировать, произвед в него запис

Выходной регистр 22 (фиг, 4) представл ет собой стандартньш-регистр на га входов и Nm выходов и работает в двух режимах:

1)при 1 на входе т+2 (сигнал V) и О на входе га+З (сигнал R) с поступлением импульса на вход

т+1 (сигнал С) производитс запись в регистр по переднему фронту импулса на входе т+1 информации, поданной на входы 1,..., т. С приходом второго импульса на вход т+1 предыдуща информаци сдвигаетс вправо -на один разр д, а нова записываетс на старое место и т.д.

2)при поступлении О на вход т+2 регистр переходит в режим хранени записанной информации.

С приходом 1 на вход т+3 регистр сбрасываетс .

Устройство дл преобразовани кодов работает следующим образом.

На вход устройства (фиг. 1) поступает входна информаци N кодов. К из п и поступает сигнал наличи информации ТгИ. Входна информаци поступает на входы коммутатора 1 ... .,.nN. Сигнал наличи информации ТгИ равен 1, когда входна информаци готова дл проверки и .преобразовани . При смене входной информации на новую сигнал ТгИ становитс равным О, и как только нова входна информаци становитс готовой дл проверки и преобразовани , сигнал ТгИ снова становитс равным 1. Сигнал ТгИ играет дво кую роль Когда ТгИ - О, этот сигнал вл - етс сигналом сброса в исходное состо ние преобразовател кода. Когда ТгИ - 1, этот сигнал снимает сбро с преобразовател и запускает пре- обр азователь дл проверки и преобразовани кода. Начинает работать управл емый генератор 2, по вл етс первый импульс на выходе генератора 2 и так как после сброса счетчик 16

0

5

0

5

0

5

0

5

в нуле, с коммутатора 1 в преобразователь поступает первый код К из п, который поступает на схему 13 сравнени i С выхода блока 12 на схему 13 сравнени поступает эталонный код К из п при нулевом адресе счетчика 5. Если происходит сравнение, то через схему i3 в счетчик 11 записываетс единица. Если сравнени не происходит , то в счетчик 11 единица не записываетс . С приходом импульса с выхода генератора 2 в счетчик 5 записываетс единица, и на схему сравнени подаетс от блока 12 второй эталонный код К из п. Если происходит сравнение с приходом очередного импульса с генератора 2, в счетчик 11 записываетс единица. Этот процесс продолжаетс до тех пор, пока не будут сверены с первым кодом К из п, поступившим с коммутатора 1 на схему сравнени , множество всех элементов эталонных кодов, записанных в блоке 12. Если первый код К из п, поступивший из коммутатора 1 не искажен, то он сравниваетс с одним из эталонных кодов блока 12 и в счетчик II записываетс одна единица. Перенос счетчика 5 через элемент 2-2И-ИЛИ 6 записывает в счетчик 16. единицу. Выходы счетчика I 1 вл ютс адресом дл коммутатора 1. Поэтому из коммутатора 1 поступает на вход схемы 13 сравнени второй входной код К из п. Оп ть начинаетс процесс сравнени его с элементами множества эталонных кодов, записанных в блоке 12. При сравнении с одним из них в счетчик 11 записываетс единица. Так продолжаетс до тех пор, пока не будут перебраны все адреса коммутатора 1 и не проверено, кскаж&н или нет хот бы один входной код К из п. Если ни один код не искажен, в счетчик 11 записываетс N единиц и единица с выхода счетчика 11 через элемент НЕ 18 блокирует переход триггера 20 в 1, так как на выходе счетчика 11 1, а в счетчике 16 записан максимальный адрес, перенос с выхода счетчика 5 через элементы И 14 и 3 переводит триггер 19 в 1. Одновременно этот перенос сбрасывает счетчик 16, сбрасываетс также счетчик 5, так как триггер 19 перешел в

2 начинает работу а выходы 1 и 2

заблокированы. Импульс с выхода 3 задним фронтом переводит триггер г 7 в Это готовит прохождение импульсов с выхода 3 генератора 2 через элемент 6 на вход счетчика 16. Так как счетчик 16 сброшен, то из коммутатора 1 на вход блока 10 поступает первый входной код К из п и преобразуетс в произвольный га- разр дный код. Преобразование определ етс записанной информацией (кодами) в блоке 10. Импульс с выхода 4 генератора 2 производит запись первого кода в выходной регистр 22. Затем импульс с выхода 3 генератора .2 через элемент 6 записывает в счетчик 16 единицу. Это вызывает подключение к блоку 10 второго входного кода К из п через коммутатор 1. С приходом импульса с выхода 4 генератора 2 этот второй код записываетс в выходной регистр 22. Выходной регистр 22 работает в режиме последовательного занесени со сдвигом вправо. Процесс этот продолжаетс до тех пор, пока все входные коды К из п не преобразуютс на блоке 10 и не запишутс в выходной регистр. В этот момент в счетчике 16 записан максимальный адрес и поэтому имеем 1 на выходе элемента И 8 на р входов, следовательно, на входе элемента И-НЕ 15 имеет совпадение трех 1, а на его выходе - О. Как только сметчик 16 сбрасываетс от очередного импульса с выхода 3 генератора 2 триггер 21 переходит в 1 и своим инверсным выходом блокирует генератор 2р а выходной регистр 22 переводит в режим хранени . На этом работ устройства заканчиваетс . На выходе его выстайлен преобразованный код.

Информаци сбрасываетс вместе со сбросом устройства, когда на вхо поступает сигнал ТгИ 0. С поступлением новой информации цикл проверки и преобразовани начнетс заново .

Если при сравнении входных кодов К из п с эталонными один из них оказываетс искаженным, то в счетчик 11 не запишетс N единиц и поэтому на его выходе будет О. Тогда блокируетс переход триггера 19 в 1 и с приходом сигнала с выхода элемента И 14 через элемент И 4 переводит в 1 триггер 20. Его инверсный выход блокирует работу генератора 2, а пр мой выход поступает на вход 26, сигнализиру об искажени х

в линии. В этом случае после проверки кодов преобразовани не происходит . Таким образом, предлагаемый преобразователь кодов обеспечивает достоверность преобразуемой информации , исключа преобразование искаженного или ложного кода.

Claims

Формула изобретени Устройство дл преобразовани кодов , содержащее первый блок пам ти , m выходов которого подключены к одноименным входам регистра (где m - число разр дов выходного кода)., первьгй и второй элементы И, о т личающеес тем, что, с целью повьштени достоверности преобразовани путем предварительной проверки прин того кода, в него введены коммутатор, схема сравнени ,

второй блок пам ти, управл ющий

генератор, триггеры, счетчики, элементы НЕ,элемент 2-2И-ИЛИ, элементы И-НЕ, р-входовый и Р+1-ВХОДОВЫЙ элементы И (где р определ ет число

входных кодов), входы коммутатора с первого по n N-й (гдеп - разр дность кода, N - число входных кодов, N / 2 ) вл ютс информационными входами устройства, выходы коммутато- .ра с первого по п-й подключены соответственно к одноименным входам первого блока пам ти и четным входам схемы сравнени , первый вход управл емого генератора объединен с входом первого элемента НЕ, первыми входами первого, второго, третьего и четвертого триггеров и вл етс входом наличи информации устройства , первый выход управл емого генератора подключен к первому входу первого счетчика, выходы которого с первого по q-й (где q определ ет число контролируемых кодов) подключены к соответствующим входам второго блока пам ти, выходы которого с первого по п-й подключены к нечетным входам схемы сравнени , выход которой соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с вторым выходом управл емого генератора, а выход подключен к первому входу второго счетчика, выход которого подключен непосредственно к перво

му входу первого элемента И и через второй элемент НЕ - к первому входу второго элемента И, выход которого соединен с вторым и третьим входами третьего триггера, первый выход которого подключен к второму входу управл емого генератора, третий выход которого соединен с (т+1)-м входом регистра, четвертый выход подключен к первому входу элемента 2-2И-ИЛИ.И второму входу первого триггера, выход которого подключен к первому входу второго элемента И-НБ и второму входу элемента 2-2И- ИЛИ, выход которого соединен с первым входом третьего счетчика, соответствующие выходы которого с первого по р-й подключены к входам коммутатора с (n N+l)-tt по (п Н+р)-й, одноименным входам р+1-входового элемента И и одноименным входам р- входового элемента И, выход которого соединен с вторым входом второго элемента И-НЕ, выход которого под- ключен к второму входу четвертого триггера, выход которого подключен к (ffl+2)-My входу регистра и третьему входу управл емого генератора , (q+l)-H выход первого счетчика подключен к третьему входу элемента 2-2И-ИЛИ и (р+1)-му входу р+1-входового элемента И, выход которого соединен с вторыми входами первого и второго элементов И, выход первого элемента И соединен с вторым и третьим входами второго триггера, первый выход которого соединен с третьим входом второго элемента И-НЕ и четвертым входом управл емого генератора, второй выход второго триггера подключен к четвертому входу одноименного триггера, третьего триггера и элемента 2-2И- ИЛИ и п тому входу управл емого генератора , выход первого элемента НЕ подключен к (п Н+р+1)-му входу коммутатора , вторым входом первого, второго и третьего счетчиков, к (п+1)-му, (q+l)-My,(т+3)-му входам соответственно первого и второго блоков пам ти и регистра, выходы которого с первого по N.m-й вл ютс информационными выходами устройства , второй выход третьего триггера вл етс выходом ошибки устройства .

J. J

ФигЛ

Фиг. 5