SU1376245A1 - Преобразователь позиционного кода в код системы остаточных классов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  с вычислительными устройствами, функционирующими в системе остаточных классов . Целью изобретени   вл етс  сокращение аппаратурных затрат. Дл  этого преобразователь позиционного кода в код системы остаточных классов , содержащий группу блоков 5.1- 5.П хранени  констант, группу комбинационных сумматоров 6.1-6.П-1, группу регистров 7. 1-7.П , соде1)жит элемент И 2, элемент 3 задержки, счетчик 4 тактовых импульсов, неполный дешифратор 8, одновибратор 9, группу мультиплексоров 11.1-11.п-1 вычита- тель 14 с соответствующими св з ми, ил. у i (Л со о ю 4 СП

Description

.P-J LJ

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  с вычислительными устройствами, функционирук цими в системе остаточных классов.

Целью изобретени   вл етс  сокращение аппаратурных затрат.

На чертеже представлена схема преобразовател  позиционного кода в код CHCTeNbi остаточных классов.

Преобразователь содержит вход 1 чис;ла, элемент И 2, элемент 3 задержки , счетчик 4 тактовых импульсов, группу блоков 5.1-5.П хранени  кон- стант, группу комбинационных сумматоров 6.1-6.П-1, группу регистров 7.1- 7.П, неполный дешифратор 8, одновиб- ратор 9, тактовый вход 10, группу мультиплексоров П.1-1I.п-1, выход 12 сигнала окончани  работы, группу выходов 13,-13.п остатков и вычита- тель 14.

Врем  задержки tj элемента 3 находитс  в пределах , где Т - период следовани  тактовых импульсов Модуль счетчика 4 на единицу больше количества констант преобразовани .

Все блоки 5 каждому состо нию счетчика 4 став т в однозначное соответствие код определенной, своей, константы. Так, блок 5.1 выдает коды констант, удовлетвор ющих сравнению . modp, разр дность его равн разр дности диапазона преобразуемых чисел. На выходе блоков 5.2-5.П одновременно с каждой из констант Ki блока 5. 1 выдаетс  ее остаток по соответствующему модулю. Разр дность блока 5. j равна разр дности наибольшего остатка по мрдулю Рj. Блоки 5.1-5.П хранени  кГонстант могут быть вьшолне ны на базе посто нных запоминающих устройств. Дешифратор 8 вьщел ет т-о состо ние счетчика 4, запуска  одно- вибратор 9, который вырабатывает импульс положительной пол рности. Длительность импульса tnдолжна быть в пределах . ,

Выходы мультиплексоров М до срабатывани  одновибратора 9 подключены к выходам соответствукйцих блоков 5 хранени  констант. Прн подаче на управл ющие входы мультиплексоров 11 положительного потенциала с выхода одновибратора 9 выходы мультиплексоров II подключаютс  к выходу регистра 7.1.

При переполнении вычитател  I4 на его выходе переполнени  формируетс  потенциал логического О.

Преобразователь используют следзто- щий принцип работы.

Любое число А натурального р да в СОК с основани ми, (р-), ,п, записываетс  в виде;

А(У, , (/J,. . , ,, где о. - остаток числа А по модулю р,.

С другой стороны, .Р,

h

где Р П р. - диапазон однозначного

представлени . Число А может быть записано как

5

0

.К.+ ,

i:i

где ОгКmodp ;

0

5

0

5

(1-) (2)

ajeCO,);m - число констант,К , т.е. число А представл ет собой сумму произведений фиксированных констант на коэффициенты а, которые принимают значени  О и Vl в зависимости от факта вхождени  К - в представл емое число согласно выражению (1). Константы К- выбираютс  таким образом, чтобы выполн лось условие (2). Так, дл  случа  половинного разбиени 

к,Р,;

.

к

,m, b

мPI

где IbJ - ближашшее целое, не большее Ъ.

Тогда возможно в процессе нахождени  остатка е, от числа А по модулю р, решать задачу вычислени  остальных остатков.

Преобразователь работает следующим образом.

В исходном состо нии регистры 7 7.П и счетчик 4 обнулены. Нулевое состо ние счетчика 4 обеспечивает выборку из блока 5.1 хранени  кон2

стант кода К,, а из блоков 5.2-5.П хранени  констант кодов K modp:. Потенциал логического О с выхода дешифратора 8 и одновибратора 9 обеспечивает подключение мультиплексорами 11.1-11.п-1 выходов блоков 5.2- 5.п хранени  констант к входам соответствующих комбинационных сумматоров 6.1-6.п-1. В регистр 7.1 с входа 1 записан код преобразуемого числа А.

С началом работы на вход 10 преобразовател  начинают поступать тактовые импульсы. Знак разности А-К, кодов преобразуемого числа и первой константы, поступающих с блока 5,1 хранени  констант и регистра 7.1 на вычитатель 14, определ ет потенциал на выходе переполнени  вычитател  14. Если разность положительна, то на ВЫходе переполнени  вычитател  14. Если разность положительнй, то на выходе переполнени  присутствуют потенциал логической 1, что обеспечивает прохождение тактового.импульса на тактовые входы регистров 7.1-7.П, а следовательно, запись в них результатов суммировани  по модулю. В случае , когда разность отрицательна, уровень логического О блокирует прохождение тактового импульса через элемент И 2. Через врем  задержки tj тактовый импульс поступает на тактовый вход счетчика 4, который измен ет свое состо ние и обеспечивает вы

борку констант. Kj, Л из coответствующих блоков 5 хранени  констант . Далее процесс преобразовани  происходит указанным образом, пока по т-му импульсу не будет использована последн   константа К и ее остаточное представление по остальным , кроме первого, модул м. При этом в регистре 7.1 находитс  код о/,, После га-го импульса на выходе блока 5.1 хранени  констант присутствует нулевой код, кроме того, на выходе дешифратора 8 по вл етс  потенциал

й 1, запускаетс  одновиб- единичный потенциал с выхо- дС го посредством мультиплек .l-ll.n-l подключает выход 7.1 к первым входам комбисумматоров 6.1-6.П-1. При ыходе этих сумматоров форми- д соединены тинные значени  of,-о и мпульс записывает их в ре .2-7.п. После чего одновибра- еходит в нулевое состо ние, 12 преобразовател  форми- ,Q сигнал окончани  работы, по ронту которого прекращаетс  ние тактовых импульсов на преобразовател .

Форму Преобр в код сис содержащи маторов, блоков хр ход i-ro группы (1 оснований входом (i ход котор го слагае сумматора группы  в татков пр чающи кращени  держит гр татель, э счетчик т дешифрато тактовьй нен с пер рез элеме входом сч выход кот входами группы и тора, вых дом однов л етс  вы работы пр управл ющ группы, в входами в вующих ко группы, в соединен го регист соединен тател  и с входами му ды блоков

вычитаемог информацио ров группы полнени  в ственно с вого регис дом элемен динен с вх регистров

Q 5

0

5

0

5

С соединены Q

Claims (1)

1. Формула изобретени  Преобразователь позиционного кода в код системы остаточных классов, содержащий группу комбинационных сумматоров , группу регистров и группу блоков хранени  констант, причем выход i-ro комбинационного сумматора группы ( ,...,п-1 ; п - количество оснований) соединен с информационным входом (i+l)-ro регистра группы, выход которого соединен с входом первого слагаемого i-ro комбинационного сумматора группы, выходы регистров группы  вл ютс  группой выходов остатков преобразовател , отличающийс  тем, что,с целью сокращени  аппаратурных затрат, он содержит группу мультиплексоров, вычитатель , элемент И, элемент задержки, счетчик тактовых импульсов, неполный дешифратор и одновибратор, причем тактовьй вход преобразовател  соединен с первым входом элемента И и через элемент задержки - со счетным входом счетчика тактовых импульсов, выход которого соединен с адресными входами блоков хранени  констант группы и с входом неполного депшфра- тора, выход которого со.единен с входом одновибратора, выход которого  вл етс  выходом сигнала окончани  работы преобразоват.ел  и соединен с управл ющими входами мультиплексоров группы, выходы которых соединены с входами вторых слагаемых соответствующих комбинационных сумматоров группы, вход числа преобразовател  соединен с установочным входом первого регистра группы, выход которого соединен с входом уменьшаемого вычитател  и с первьми информационными входами мультиплексоров группы, выходы блоков хранени  констант группы

   соответственно с входом вычитаемого вычитател  и с вторыми информационными входами мультиплексоров группы, выходы разности и переполнени  вычитател  соединен соответственно с информационным входом первого регистра группы и с вторым входом элемента И, выход которого соединен с входами разрешени  приема регистров группы.