SU1372593A1 - Digital phase shifter - Google Patents

Digital phase shifter Download PDF

Info

Publication number
SU1372593A1
SU1372593A1 SU864117801A SU4117801A SU1372593A1 SU 1372593 A1 SU1372593 A1 SU 1372593A1 SU 864117801 A SU864117801 A SU 864117801A SU 4117801 A SU4117801 A SU 4117801A SU 1372593 A1 SU1372593 A1 SU 1372593A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
output
outputs
input
Prior art date
Application number
SU864117801A
Other languages
Russian (ru)
Inventor
Станислав Алексеевич Новожилов
Original Assignee
Предприятие П/Я В-2203
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2203 filed Critical Предприятие П/Я В-2203
Priority to SU864117801A priority Critical patent/SU1372593A1/en
Application granted granted Critical
Publication of SU1372593A1 publication Critical patent/SU1372593A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах контролй, управлени , синхронизации путем прецизионного изменени  фазы сигнала. Целью изобретени   вл етс  повьшение точности цифрового фазовращател . Фазовращатель содержит задаюпщй генератор 1, линию 2 задержки, например, с шеThe invention relates to a pulse technique and can be used in control devices, control, synchronization by precision phase change of the signal. The aim of the invention is to improve the accuracy of the digital phase shifter. Phaser contains wired generator 1, line 2 delay, for example, with

Description

Знак Sign

гg

fe/ eoctneeiM и мимудм- tatiHtutfe / eoctneeiM and mimudm- tatiHtut

(L

сwith

slsl

 : l

/«.J/ A.j

«.( ". (

14 f14 f

MiffMiff

НаOn

МЛ.ML

мm

стью отводами, первую группу элементов И 3.1-3.N, элемент РШИ 4, RS- триггер 5, элементы И 6, 7 и 16, кольцевой регистр 8 сдвига, блок 9 управлени , -N дополнительных групп элементов И 10,1-10.N, сумматор 11, цифро- аналоговый преобразователь 12, фильтр 13, N формирователей 14.1-14.N, генератор 15 сдвига, шины 17.1-17.2 уп-. равлени  Знак и выходную шину 18 фазовращател . Работа блока 9 при отрицательном сдвиге фаз происходитby taps, first group of elements 3.1-3.N, element RSHI 4, RS trigger 5, elements 6, 7 and 16, ring shift register 8, control block 9, -N additional groups of elements 10,1-10 .N, adder 11, digital-analog converter 12, filter 13, N formers 14.1-14.N, shift generator 15, tires 17.1-17.2 up. Sign and output bus 18 phase shifter. The operation of block 9 with a negative phase shift occurs

аналогично его работе при положительном сдвиге фаз. При этом с шин 17.1- и 17.2 знака RS-триггер 5 устанавливаетс  в состо ние 1. При отрицательном сдвиге обеспечиваетс  обрат- ньш по отношению к положительному сдвигу пор док перехода от одной формы ступенчатого сигнала на выходе ци- фроаналогового преобразовател  12 .к другой его форме, т.е. происходит соответствующий сдвиг фазы. 1 з.п. ф-лы, 5 ил.similar to his work with a positive phase shift. At the same time, with RS buses 17.1- and 17.2, the RS-flip-flop 5 is set to state 1. In case of negative shift, the order of transition from one form of the step signal at the output of the digital analogue converter 12 to the positive one is shifted. form, i.e. a corresponding phase shift occurs. 1 hp f-ly, 5 ill.

1one

Изобретение относитс  к импульсной технике и предназначено дл  устройств контрол , управлени  и синхронизации путем прецизионного изменени  фазы сигнала.The invention relates to a pulse technique and is intended for monitoring, control and synchronization devices by precisely varying the phase of the signal.

Целью изобретени   вл етс  повьше- ние точности цифрового фазовращател . На фиг. 1 представлена структурна  схема цифрового фазовращател ; на фиг. 2 - структурна  схема одного из N формирователей; на фиг. 3 - структурна  схема коммутатора формировател ; на фиг. 4 - структурна  схема блока управлени ; на фиг. 5 ,- временные диаграммы работы фазовращател .The aim of the invention is to increase the accuracy of the digital phase shifter. FIG. Figure 1 shows the digital phase shifter; in fig. 2 is a structural diagram of one of the N drivers; in fig. 3 is a block diagram of the former switch; in fig. 4 is a block diagram of the control unit; in fig. 5, - timing diagrams of the phase shifter.

Цифровой фазовращатель (фиг. 1) содержит задающий генератор 1, линию 2 задержки, например, с шестью отводами , первую группу элементов И 3.1- 3.N, элемент ИЛИ 4, RS-триггер 5, первый и второй элементы И 6 и 7, кольцевой регистр 8 сдвига, блок 9 управлени , N дополнительных групп элементов И 10.1-10.N, сумматор 11, ци- фроаналоговый преобразователь 12, фильтр 13, N формирователей 14.1- 14.N, генератор 15 сдвигов и третий элемент И 16 шины 17.1, 17.2 управлени  Знак и выходную шину 18.The digital phase shifter (Fig. 1) contains the master oscillator 1, the delay line 2, for example, with six taps, the first group of elements AND 3.1-3.N, the element OR 4, the RS flip-flop 5, the first and second elements AND 6 and 7, ring shift register 8, control block 9, N additional groups of elements AND 10.1-10.N, adder 11, digital analog converter 12, filter 13, N drivers 14.1-14.N, generator 15 of shifts and third element 16 of bus 17.1 , 17.2 controls Sign and output bus 18.

S и R-входы RS-триггера 5 соответственно соединены с шинами 17.1, 17.2, а пр мой и инверсный его выходы - соответственно с первыми входами элементов И 6 и 7, вторые входы которых объединены и соединены с вых дом элемента ИЛИ 4, а выходы соответственно соединены с входами пр мого и обратного сдвига регистра 8. Первы входы элементов И 3.i, 10.(2i-1),The S and R inputs of the RS flip-flop 5, respectively, are connected to buses 17.1, 17.2, and the direct and inverse outputs thereof, respectively, with the first inputs of the And 6 and 7 elements, the second inputs of which are combined and connected to the output of the OR 4 element, and the outputs respectively connected to the inputs of the forward and reverse shift of the register 8. The first inputs of the elements And 3.i, 10. (2i-1),

10.2i в каждой i-й из N первых и дополнительных групп элементов И объединены и подключены к i-му отводу линии 2 задержки, вторые входы каж- дого элемента И 3.1, ),10.2i in each i-th of the N first and additional groups of elements I are combined and connected to the i-th branch of the line 2 delays, the second inputs of each element I 3.1,)

10.2i соединены с разр дными выходами соответствующего формировател  14,1, а выходы элементов И 3.1-3.N, 10.1- 10.2 соединены с входами разр дов соответствующих операндов сумматора 11. Выходы сумматора 11 соединены с входами цифроаналогового преобразовател  12, выход которого через фильтр 13 подключен к выходной шине10.2i are connected to the bit outputs of the corresponding shaper 14.1, and the outputs of the AND 3.1-3.N, 10.1-10.2 elements are connected to the bits of the corresponding operands of the adder 11. The outputs of the adder 11 are connected to the inputs of the digital-to-analog converter 12, the output of which is through a filter 13 is connected to the output bus

18 фазовращател . Выходы регистра 8 соединены с информационными входами формирователей 14.1-14.N, тактовые входы которых объединены и соединены с выходом элемента И 16 и со счетным входом блока 9, управл ющие входы формирователей 14.1-14.N объединены и соединены с пр мым выходом RS- триггера 5, а вьгеоды переноса и заема переноса соединены с входами элемента ИЛИ 4. Входы элемента И 16 соответственно соединены с вькодами генератора 15 и блрка 9.18 phase shifter. The outputs of register 8 are connected to informational inputs of drivers 14.1-14.N, the clock inputs of which are combined and connected to the output of element I 16 and to the counting input of block 9, the control inputs of drivers 14.1-14.N are combined and connected to the direct output RS- trigger 5, and transfer and borrow transfer vygods are connected to the inputs of the element OR 4. The inputs of the AND 16 element are respectively connected to the codes of the generator 15 and block 9.

Каждьй из N формирователей 14.1 кодов амплитуд импульсов (фиг.2) содержит элементы И 19 и 20, коммутатор 21 и реверсивный счетчик 22, выходы разр дов, переноса и заема переноса которого соответственно соединены с выходами разр дов, переносаEach of the N drivers 14.1 codes of the amplitudes of the pulses (figure 2) contains the elements And 19 and 20, the switch 21 and the reversible counter 22, the outputs of bits, transfer and borrow transfer of which are respectively connected to the outputs of bits, transfer

и заема переноса формировател  14.1. Первые входы элементов И 19 и 20 соответственно соединены с первым и вторым информационными входами формировател  14.1, их вторые входы объand loan transfer shaper 14.1. The first inputs of the elements And 19 and 20, respectively, are connected to the first and second information inputs of the imaging unit 14.1, their second inputs are

единены и соединены с тактовым входом формировател  14.i, а выходы соответственно соединены с первым и вт рым информационными входами коммутатора 21, Управл ющий вход коммутатора 21 соединен с управл ющим входом формировател  14.1, а выходы пр мого и обратного счета - соответственно с входами пр мого и обратного счета счетчика 22,are connected to the clock input of the racer 14.i, and the outputs are respectively connected to the first and second information inputs of the switch 21, the control input of the switch 21 is connected to the control input of the shaper 14.1, and the direct and reverse counts to the direct inputs Mobile and reverse counting counter 22,

Коммутатор 21 (фиг, 3) содержит элементы И 23-26, элементы ИЛИ 27 и 28 и элемент НЕ 29, Первые входы элементов И 23, 25 и элементов И 24, 26 попарно объединены и соответственно соединены с первьм и вторым информационными входами коммутатора 21, вторые входы элементов И 24, 25 объединены и соединены непосредственно с управл ющим входом коммутатора 21 и череэ элемент НЕ 29 с вторыми входами элементов И 23, 26, Выходы элементов И 23, 24 череэ элемент ИЛИ 27 соединены с выходом пр мого счета коммутатора 21, а выходы элементов И 25, 26 через элемент ИЛИ 28 соединены с выходом обратного счета коммутатора 21 ,The switch 21 (FIG. 3) contains elements AND 23-26, elements OR 27 and 28 and element NOT 29, First inputs of elements AND 23, 25 and elements 24, 26 are pairwise combined and respectively connected to the first and second information inputs of switch 21 , the second inputs of the AND 24, 25 elements are combined and connected directly to the control input of the switch 21 and the NO 29 element through the second inputs of the AND 23, 26 elements, And 23, 24 element outputs through the OR 27 element to the output of the forward counting switch 21 , and the outputs of the elements And 25, 26 through the element OR 28 are connected to the output reverse switch accounts 21

Блок 9 управлени  (фиг, 4) содержит счетчик 30 и Ру.5-триггер 31, S- вход RS-триггера 31 соединен с входо Ввод поправки (на фиг, 1 не показан ) , R-вход - с выходом счетчика 30, а выход - с выходом блока 9, Счетный вход счетчика 30 соединен со счетньм входом блока 9, а входы параллельной записи информации счетчика 30 (на фиг, 1 не показаны) соединены с входами записи количества дискретов сдвига.The control block 9 (FIG. 4) contains a counter 30 and Py.5-flip-flop 31, S is the RS flip-flop input 31 connected to the input of the correction input (not shown in FIG. 1), the R input to the output of the counter 30, and the output is with the output of block 9, the counting input of the counter 30 is connected to the counting input of the block 9, and the inputs of the parallel recording of information of the counter 30 (not shown in fig. 1) are connected to the inputs of the record of the number of shift samples.

На фиг, 5 представлены временные диаграммы работы устройства: а-е - соответственно на 1-6-м отводах линии 2 задержки; ж-л - ступенчатый сигнал на выходе цифроаналогового преобразовател  12 при различных значени х начальной фазы первой гармоники данного ступенчатого сигнала.Fig. 5 shows time diagrams of the device operation: a-e, respectively, at the 1-6th taps of the delay line 2; LC - step signal at the output of the digital-to-analog converter 12 at different values of the initial phase of the first harmonic of the given step signal.

Устройство работает следующим образом .The device works as follows.

После включени  с входов Код исходного состо ни  и импульс записи (фиг,1) в регистр 8 в первый разр д записываетс  логическа  1, а в остальные - О,After switching on from the inputs, the code of the initial state and the write pulse (FIG. 1) in the register 8 for the first bit are written logical 1, and for the rest - O,

В данном примере реализации уст - ройства при N-6 в счетчик 22, например , формирователей 14,1 и 14,2 записываютс  коды, соответствующие макIn this example implementation of the device with N-6, codes 22, for example, drivers 14.1 and 14.2, are written to counter 22, for example,

00

5five

00

5five

0 0

5five

00

5five

00

5five

симальным дл  данных счетчиков двоичным числам. Поскольку в данном примере счетчик:: 22 трехразр дные (число разр дов счетчиков должно быть равно числу элементов И 3,1, 10.J, +1), подключенных к одному из отводов линии 2 задержки, то в них следует записать двоичные числа 111, В счетчики 22 остальных формирователей записываютс  000, Установка указанных состо-  ний счетчиков производитс , например , с входов Уст. 111, Уст. 000 (на фиг, 2 эти входы не показаны),The maximum binary numbers for these counters. Since in this example the counter :: 22 is three-bit (the number of counters must be equal to the number of elements AND 3.1, 10.J, +1) connected to one of the taps of the delay line 2, binary numbers 111 should be written in them , The counters 22 of the rest of the formers are recorded 000, the installation of the indicated states of the counters is done, for example, from the inputs of Const. 111, Const. 000 (in FIG. 2, these inputs are not shown),

Дл  установки в исходное, нулевое состо ние RS-триггера 31 блока 9 в счетчик 30 блока 9 с входа Запись количества дискретов сдвига (фиг,4) записываетс  максимальное дл  данного счетчика двоичное число. В этом случае на выходе счетчика 30 возникает импульс переполнени , устанавливающий RS-триггер 31 в О,To set the initial, zero state of the RS flip-flop 31 of block 9 into the counter 30 of the block 9 from the input The record of the number of shift samples (Fig. 4) records the maximum binary number for this counter. In this case, at the output of the counter 30, an overflow pulse occurs, setting the RS flip-flop 31 to O,

Импульсы со скважностью 2 с выхода генератора 1 поступают с отводов линии 2 задержки (фиг, 5а-е) на входы элементов И 3,1-3,6, 10,1-10,12, При этом только элементы И 3,1, 10,1, 10,2 и 3,2, 10,3, 10,4, вторые входы которых соединены с выходами разр дов счетчиков 22 формирователей 14,1- 14,2, открыты, остальные элементы И , 10,1 закрыты. Таким образом, во врем  наличи  импульса на первом отводе линии 2 задержки, на входы всех трех разр дов первого операнда сумматора 11 поступают логические 1, что соответствует числу 7, а во врем  наличи  импульса на втором отводе линии 2 задержки логическа  1 поступает на входы всех трех разр дов второго операнда сумматора 11. На входы всех других операндов сумматора 11 поступают логические О, что соответствует числу О,Pulses with a duty cycle 2 from the output of the generator 1 are received from the taps of the delay line 2 (FIGS. 5a-e) to the inputs of the AND 3.1-1.6, 10.1-10.12 elements, and only the 3.1 elements, 10.1, 10.2 and 3.2, 10.3, 10.4, the second inputs of which are connected to the outputs of the bits of the counters 22 drivers 14.1-14.2, are open, the remaining elements And 10.1 are closed. Thus, during the presence of a pulse at the first tap of the delay line 2, logical 1 is received at the inputs of all three bits of the first operand of the adder 11, which corresponds to the number 7, and during the presence of a pulse at the second tap of the line 2, logical 1 enters the inputs of all the three bits of the second operand of the adder 11. The inputs of all the other operands of the adder 11 receive logical O, which corresponds to the number O,

На выходах сумматора 11 периодически оказываетс  сумма чисел на его входах, преобразуема  цифроаналого- вым преобразователем 12 в аналоговый сигнал, уровень которого (фиг, 5ж) в соответствии с значением суммы на выходах сумматоров 11 равен 7 в интервалах и , равен 14 в интервале равен О в интервале ©,е.At the outputs of the adder 11, periodically the sum of the numbers at its inputs is converted by the digital-analog converter 12 into an analog signal, the level of which (FIG. 5g) in accordance with the sum value at the outputs of the adders 11 is equal to 7 in the intervals and is equal to 14 in the interval equal to 0 in the interval ©, e.

Примем значение начальной фазы первой гармоники сформированного указанным образом ступенчатого сигнала (фиг, 5ж) за ноль. Перва  гармоника с нулевым в данном случаеLet us take the value of the initial phase of the first harmonic of the stepwise signal formed in this way (fig, 5g) as zero. The first harmonic with zero in this case

значением начальной фазы выдел етс  фильтром 13 и поступает на шину 18.the value of the initial phase is allocated by the filter 13 and is fed to the bus 18.

Ли  сдвига фазы в счетчик 30 блока 9 записываетс  требуемое число дискретов сдвига в обратном коде. С шины 17.1 и 17.2 знака RS-триггер 5 устанавливаетс  в состо ние, например 1, соответствующее знаку плюсWhether the phase shift in the counter 30 of block 9 is recorded, the required number of shift offsets in the inverse code. From the bus 17.1 and 17.2 marks, the RS flip-flop 5 is set to the state, for example 1, corresponding to the plus sign

вводимого фазового сдвига. На S-вход ю примере равного 111, что соответству- RS-триггера 31 блока 9 (фиг. 4) с ет дес тичному числу 7. Это приводит входа Ввод дискретов сдвига подают к изменению формы ступенчатого сиг- логическую 1. Данный триггер пере- нала на выходе цифроаналогового преходит в 1 и открывает элемент И 16, образовател  12, а следовательно, и который начинает пропускать импульсы г к изменению начальной фазы его пер- с выхода генератора 15 на свой выход.input phase shift. On the S-input, an example equal to 111, which corresponds to the RS-flip-flop 31 of block 9 (FIG. 4) is a tenth number 7. This leads to the input. The input of the shift samples is used to change the shape of the step-signal sigic 1. This trigger is The output at the digital-analog output goes to 1 and opens element I 16, the former 12, and therefore, which begins to transmit pulses r to change its initial phase from the output of the generator 15 to its output.

С выхода элемента И 16 импульсы сдвига поступают на тактовые входы формирователей 14.1-14.6. ПосколькуFrom the output of the element And 16 shift pulses arrive at the clock inputs of the formers 14.1-14.6. Insofar as

вой гармоники. Так, при состо нии 111 счетчика 22 формировател  14.3 на вход указанного операнда сумматора 11 во врем  наличи  импульса наhowl harmonics. So, at the state 111 of the counter 22 of the former 14.3 to the input of the specified operand of the adder 11 during the presence of a pulse on

в первом разр де регистра 8 записана 20 третьем отводе линии задержки 2 по1 in the first discharge of register 8, 20 is recorded on the third lateral of the delay line 2 to 1

а в остальных - О , то оказываступает число 111 и форма сигнала на выходе цифроаналогового преобразовател  12 соответствует показанно на фиг. 5 и. Перва  гармоника указа 25 ного сигнала при этом имеет начальну фазу, равную 30°.and in the others - O, then the number 111 appears and the waveform at the output of the digital-to-analog converter 12 corresponds to that shown in FIG. 5 and. The first harmonic of the decree of the 25th signal has an initial phase of 30 °.

етс  открыт элемент И 19 только одного формировател  14.3. Через данный открытый элемент импульсы сдвига поступают на первый информационный вход коммутатора 21 формировател  14.3, на управл ющий вход которого с пр мого выхода RS-триггера 5 поступает логический О, определ ющий знак вводимого фазового сдвига. В зависимости от значени  потенциала на выходе RS-триггера 5 коммутаторы 21 формирователей 14.1-14.6 подключают импульсы с их первого и второго информационных входов соответственноThe element AND 19 of only one former is open. 14.3. Through this open element, the shift pulses are fed to the first information input of the switch 21 of the generator 14.3, to the control input of which from the direct output of the RS flip-flop 5 a logical O is received, which determines the sign of the input phase shift. Depending on the potential value at the output of the RS flip-flop 5, the switches 21 of the formers 14.1-14.6 connect pulses from their first and second information inputs, respectively

ступает число 111 и форма сигнала на выходе цифроаналогового преобразовател  12 соответствует показанной на фиг. 5 и. Перва  гармоника указан- 25 ного сигнала при этом имеет начальную фазу, равную 30°.the number 111 is stepped and the waveform at the output of the digital-to-analog converter 12 corresponds to that shown in FIG. 5 and. In this case, the first harmonic of the indicated signal has an initial phase equal to 30 °.

30thirty

Во врем  наличи  следующего импульса сдвига (который в данной реализации устройства выбран отрицательным ) на выходе Р переноса счетчика 22 формировател  14.3 формируетс  импульс. Данный импульс через элемент ИЛИ 4 и открытый с пр мого выхода RS-триггера 5 элемент И 6 по- на входы пр мого или обратного счета .35 ступает на вход пр мого сдвига реги- счетчиков 22 тех же формирователей. стра 8. Записанна  в регистре 8 логи- В данном случае импульсы поступают на вход пр мого счета счетчика 22 формировател  14.3.During the presence of the next shift pulse (which is chosen negative in this device implementation), a pulse is formed at the output P of the transfer of counter 22 of the former 14.3. This pulse through the element OR 4 and the element I 6 opened from the direct output of the RS flip-flop 5 and 6, on the forward or reverse counting inputs .35, enters the direct shift input of the counters 22 of the same drivers. country 8. Recorded in the register 8 logi- In this case, the pulses arrive at the input of the direct count of the counter 22 of the driver 14.3.

После поступлени  первого импульса сдвига с выхода блока 9 счетчик 22 формировател  14.3 переходит в состо ние, соответствующее числу 001 и на его разр дах логическа  1 с младшего разр да формировател  14.3 открьгаает элемент И 3.3.After the arrival of the first shift pulse from the output of block 9, the counter 22 of the former 14.3 enters the state corresponding to the number 001 and, at its bits, logical 1, the lowermost bit of the former 14.3 removes the AND 3.3 element.

Во врем  наличи  импульса на третьем отводе линии 2 задержки (фиг.5в) на вход младшего разр да еще одного операнда сумматора 11 поступает логическа  1. На выходе цифроаналогового преобразовател  12 оказываетс  периодический сигнал, амплитудаDuring the presence of a pulse in the third branch of the delay line 2 (Fig. 5b), a logical 1 arrives at the input of the low-order bit of another operand of the adder 11. At the output of the digital-to-analog converter 12, a periodic signal appears, amplitude

4040

ческа  1 переходит из первого во второй его разр д. Теперь следующий импульс сдвига с выхода блока 9 проходит на вход обратного счета счетчика 22 формировател  14,1 через открытый логической 1 со второго разр да регистра В элемент И 20 и коммутатор 21 того же формировател . Бла45 годар  этому счетчик 22 формировател  14.1 переходит из состо ни  111 в состо ние 1VO, что соответствует дес тичному числу 6. На выходе цифро- аналогового преобразовател  12 форми50 руетс  ступенчатый сигнал (фиг. 5кТ. Фазовый сдвиг первой гармоники данного сигнала теперь превьшает 30 ,Now, the next shift pulse from the output of block 9 passes to the input of the counting counter 22 of the driver 14.1 through the open logical 1 from the second bit of the register B element 20 and the switch 21 of the same driver. Thanks to this, the counter 22 of the driver 14.1 goes from state 111 to 1VO, which corresponds to a decimal number 6. At the output of the digital-to-analog converter 12, a step signal is generated (Fig. 5kT. The phase shift of the first harmonic of this signal now exceeds 30,

которого соответствует показаннойwhich corresponds to the shown

При дальнейшем поступлении импульсов сдвига происходит уменьшение на фиг. 5з. Перва  гармоника указан- 55 кода на выходах разр дов счетчика ного сигнала имеет новое значение на- 22 формировател  14.1, сопровождаю- чальной фазы, т.е. происходит сдвиг щее дальнейшим фазовым сдвигом пер- фазы.вой гармоники ступенчатого сигналаUpon further arrival of the shift pulses, a decrease occurs in FIG. 5z. The first harmonic of the indicated 55 code at the outputs of the bits of the counter signal has a new value for 22 shaper 14.1, the accompanying phase, i.e. a shift occurs by a further phase shift of the per-phase. your harmonic of the step signal

2593625936

Следующие импульсы фазы перевод т счетчик 22 формировател  14.3 в его очередные состо ни , при этом растет значение числа, поступающего на выход соответствующего операнда сумматора 11 во врем  наличи  импульса на третьем отводе линии 2 задержки, до максимального значени , в данномThe following phase pulses transfer the counter 22 of the former 14.3 to its successive states, and the value of the number arriving at the output of the corresponding operand of the adder 11 during the presence of a pulse on the third branch of the delay line 2 increases to the maximum value in this

примере равного 111, что соответству- ет дес тичному числу 7. Это приводит к изменению формы ступенчатого сиг- нала на выходе цифроаналогового преобразовател  12, а следовательно, и к изменению начальной фазы его пер- example equal to 111, which corresponds to the decimal number 7. This leads to a change in the shape of the stepped signal at the output of the digital-to-analog converter 12, and consequently, to a change in the initial phase of its transducer

вой гармоники. Так, при состо нии 111 счетчика 22 формировател  14.3 на вход указанного операнда сумматора 11 во врем  наличи  импульса наhowl harmonics. So, at the state 111 of the counter 22 of the former 14.3 to the input of the specified operand of the adder 11 during the presence of a pulse on

третьем отводе линии задержки 2 поступает число 111 и форма сигнала на выходе цифроаналогового преобразовател  12 соответствует показанной на фиг. 5 и. Перва  гармоника указан- ного сигнала при этом имеет начальную фазу, равную 30°.The third branch of the delay line 2 receives the number 111, and the waveform at the output of the digital-to-analog converter 12 corresponds to that shown in FIG. 5 and. In this case, the first harmonic of the indicated signal has an initial phase equal to 30 °.

Во врем  наличи  следующего импульса сдвига (который в данной реализации устройства выбран отрицательным ) на выходе Р переноса счетчика 22 формировател  14.3 формируетс  импульс. Данный импульс через элемент ИЛИ 4 и открытый с пр мого выхода RS-триггера 5 элемент И 6 по- 5 ступает на вход пр мого сдвига реги- стра 8. Записанна  в регистре 8 логи- During the presence of the next shift pulse (which is chosen negative in this device implementation), a pulse is formed at the output P of the transfer of counter 22 of the former 14.3. This pulse through the element OR 4 and open from the direct output of the RS flip-flop 5, the element AND 6–5 goes to the input of the direct shift of the register 8. Recorded in register 8 is the

00

ческа  1 переходит из первого во второй его разр д. Теперь следующий импульс сдвига с выхода блока 9 проходит на вход обратного счета счетчика 22 формировател  14,1 через открытый логической 1 со второго разр да регистра В элемент И 20 и коммутатор 21 того же формировател . Бла5 годар  этому счетчик 22 формировател  14.1 переходит из состо ни  111 в состо ние 1VO, что соответствует дес тичному числу 6. На выходе цифро- аналогового преобразовател  12 форми0 руетс  ступенчатый сигнал (фиг. 5кТ. Фазовый сдвиг первой гармоники данного сигнала теперь превьшает 30 ,Now, the next shift pulse from the output of block 9 passes to the input of the counting counter 22 of the driver 14.1 through the open logical 1 from the second bit of the register B element 20 and the switch 21 of the same driver. Thanks to this, the counter 22 of the driver 14.1 passes from the state 111 to the state 1VO, which corresponds to the decimal number 6. The output of the digital-to-analog converter 12 forms a step signal (Fig. 5kT. The phase shift of the first harmonic of this signal now exceeds 30,

на выходе цифроаналогового преобразовател  12 (фиг. 5л).output digital-to-analog converter 12 (Fig. 5l).

Как только код указанного счетчика 22 уменьшитс  до 000, аналогично импульсу переполнени  формируетс  импульс W, заема переноса, который так же, как и ранее импульс переноса сдвигает логическую 1 из второго в следующий, третий разр д регистра 8. Теперь с каждым следующим импульсом сдвига начинает возрастать код счетчика 22 формировател  14.4 и, начина  с этого момента, работа устройства эквивалентна ранее рассмотреной , в определенном пор дке мен ютс  только открываемые элементы И 19, 20 формирователей 14.1-14.6. Во врем  нахождени  логической 1, в последнем , в данном примере двенадцатом разр де регистра 8 с каждым счетным импульсом уменьшаетс  код счетчика 22 формировател  14.6 от 111 через 110 и так далее до 001.As soon as the code of said counter 22 decreases to 000, similarly to the overflow pulse, a pulse W is formed, a transfer loan, which, just like the transfer pulse, shifts the logical 1 from the second to the next, the third bit of the register 8. Now, with each successive shift pulse, counter code 22 of driver 14.4 is increased, and, starting from this moment, the operation of the device is equivalent to that previously discussed, only opening elements AND 19, 20 of drivers 14.1-14.6 change in a certain order. During the finding of logical 1, in the latter, in this example, the twelfth bit of register 8, with each counting pulse, counter code 22 of generator 14.6 decreases from 111 through 110 and so on to 001.

После того, как счетчик 22 формировател  14.6 окажетс  в своем следующем , нулевом состо нии, на его выходе W заема переноса формируетс  импульс, который через элементы ИЛИ 4 и И 6 поступает на вход пр мого сдвига регистра 8. Благодар  тому, что регистр 8 выбран кольцевым, происходит переход логической 1 из ег последнего разр да в первый. Теперь состо ние устройства ничем не отличаетс  от его состо ни  после включени  устройства, форма ступенчатого сигнала на выходе цифроаналогового преобразовател  12 идентична фиг. 5ж но с тех пор произошел сдвиг начальной фазы на 360 .After the counter 22 of the driver 14.6 is in its next, zero state, a pulse is formed at its output W of the transfer loan, which through the elements OR 4 and AND 6 enters the input of the forward register shift 8. Because register 8 is selected ring, there is a transition of logical 1 from its last bit to the first. Now the state of the device is no different from its state after turning on the device, the form of the step signal at the output of the digital-to-analog converter 12 is identical to FIG. 5g but since then there has been a shift of the initial phase by 360.

При продолжении поступлени  импульса сдвига с выхода блока 9 работа устройства полностью повтор етс .With continued receipt of the shift pulse from the output of block 9, the operation of the device is fully repeated.

Каждый импульс сдвига с выхода элемента И 16 кроме тактовых входов формирователей 14.i поступает на вход обратного счета счетчика 30 блока 9,увеличива  содержимое счетчика на единицу После переполнени  счетчика на его выходе формируетс  импульс, возвращающий RS-триггер 31 в состо ние О Элемент И 16 закрываетс  логическим О с выхода, данного RS-триггера, и дальнейшее поступление импульсов наEach shift pulse from the output of the element AND 16 except the clock inputs of the formers 14.i enters the counting input of the counter 30 of block 9, increasing the contents of the counter by one. After the counter overflows, a pulse is generated at its output, returning the RS flip-flop 31 to the state O Element II 16 is closed by a logical O from the output of this RS flip-flop, and the further arrival of pulses on

формирователи 14.1 прекращаетс . Тем « телей, тактовые входы которых объедисамым обеспечиваетс  сдвиг фазы на заданное число дискретов.shapers 14.1 terminate. Meanwhile, the clock inputs of which are combined provide a phase shift of a predetermined number of samples.

Работа блока 9 при сдвиге фазы в минус происходит аналогично его рабонены и соединены с выходом третьего элемента И и со счетным входом блока управлени , управл ющие входы N формирователей объединены и соедиThe operation of unit 9 during phase shift to minus occurs similarly to its carbonones and is connected to the output of the third element AND and to the counting input of the control unit, the control inputs of the N drivers are combined and connected

5five

00

5five

те при сдвиге фазы в плюс, при этом с шин 17.1, 17.2 знака RS-триггер 5 устанавливаетс  в состо ние 1.При сдвиге в минус обеспечиваетс  обратный по отношению к сдвигу в плюс пор док перехода от одной формы ступенчатого сигнала на выходе цифро- аналогоного преобразовател  12 к другой его форме, т.е. происходит соответствующий сдвиг фазы.during phase shift in plus, the RS-flip-flop 5 is set to state 1 from tires 17.1, 17.2. When shifting to minus, the reverse shift from plus to plus shift from one form of the step signal at the digital-to-analog output is provided Converter 12 to its other form, i.e. a corresponding phase shift occurs.

Claims (2)

Формула изобретени Invention Formula 1 { Цифровой фазовращатель, содержащий задающий генератор, выход которого через соответствующие отводы линии задержки с N отводами соединен с первыми входами первой группы элементов И, элемент ИЛИ, RS-триггер, первый и второй элементы И, кольцевой регистр сдвига и блок управлени , R- и S-входы RS-триггера соединены с шинами управлени , а пр мой и инверсный выходы RS-триггера соответственно соединены с первыми входами первого и второго элементов И, выходы которых соединены соответственно с входами пр мого и обратного сдвига кольцевого регистра сдвига, выход элемента ИЛИ соединен с вторым входом второго элемента И, о т л и ч а ю щ и и с   тем, что, с целью повышени  точности, в него введены N дополнительных групп элементов И, сум5 матор, цифроаналоговый преобразователь , фильтр, N формирователей, генератор сдвигов и третий элемент И, причем первые входы в каждой дополнительной группе элементов И объедине0 ны и подключены к соответствующим отводам линии задержки, вторые входы дополнительных групп элементов И и первой группы элементов И соединены с разр дными выходами соответствую5 щих N формирователей, а выходы всех групп элементов И соединены с входами разр дов сумматора соответственно , выходы которого соединены с входами цифроаналогового преобразо0 вател , выход которого через фильтр подключен к выходной шине фазовращател , выходы кольцевого регистра сдвига соединены с соответствующими информационными входами N формирова01 {A digital phase shifter containing a master oscillator whose output is connected to the first inputs of the first group of AND elements, the OR element, the RS flip-flop, the first and second And elements, the ring shift register and the control unit, R- through the corresponding taps of the delay line with N taps. and the S inputs of the RS flip-flop are connected to the control buses, and the forward and inverse outputs of the RS flip-flop are respectively connected to the first inputs of the first and second And elements, the outputs of which are connected respectively to the forward and reverse shift inputs of the ring register the shift element, the output of the element OR is connected to the second input of the second element I, which is the reason that, in order to improve the accuracy, N additional groups of elements I, sum 5 matrix, digital-analog converter, filter , N drivers, shift generator and the third element AND, the first inputs in each additional group of elements AND are combined and connected to the corresponding taps of the delay line, the second inputs of the additional groups of elements And and the first group of elements And are connected to the bit outputs N5 shapers, and the outputs of all groups of elements I are connected to the inputs of the bits of the adder, respectively, the outputs of which are connected to the inputs of a digital-analog converter, the output of which is connected through a filter to the output bus of the phase shifter, the outputs of the ring shift register are connected to the corresponding information inputs N of the form нены и соединены с выходом третьего элемента И и со счетным входом блока управлени , управл ющие входы N формирователей объединены и соеди913not connected to the output of the third element I and to the counting input of the control unit; the control inputs of the N drivers are combined and connected; нены с пр мым выходом RS-трнггера, а выходы переноса и заема переноса соединены с входами элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, первый и второй входы третьего элемента И соединены с выходами генератора сдвигов и блока управлени  соответственно.The transfer and transfer transfer terminals are connected to the inputs of the OR element, the output of which is connected to the second input of the first element AND, the first and second inputs of the third element AND are connected to the outputs of the shift generator and the control unit, respectively. 2. Фазовращатель по п. 1, о т личающийс  тем, что каждый из N формирователей содержит два элемента И, коммутатор и реверсивный счетчик, вьпсоды разр дов переполнени  и заема переноса которого соответственно соединены с выходами2. Phaser according to claim 1, characterized in that each of the N drivers contains two AND elements, a switch and a reversible counter, the overflow and overflow credit of which are respectively connected to the outputs Пербый инторпоПербый инсрор- национный бходPerb InterPerby Inspection Shot Упраб р ющий блод Cure blot дторой информационный Ь)содthe second information b) sod Фиг. JFIG. J 00 5five 10ten разр дов переполнени  и эаема переноса формировател , первые входы элементов И соответственно соединены с первым и вторым информационными входами формировател , их вторые входы объединены и соединены с тактовым входом формировател , а выходы соответственно соединены с первым и вторым информационными входами коммутатора , управл ющий вход которого соединен с управл ющим входом формировател , а выходы пр мого и обратного счета - соответственно с входами пр мого и обратного счета реверсивного счетчика.the overflow and transfer bits of the imager, the first inputs of the AND elements are respectively connected to the first and second information inputs of the imager, their second inputs are combined and connected to the clock input of the imager, and the outputs are respectively connected to the first and second information inputs of the switch, the control input of which is connected with the control input of the driver, and the outputs of the forward and reverse counting, respectively, with the inputs of the forward and reverse counting of the reversible counter. Фиг. 2FIG. 2 Выход пр мого Direct output оabout дыуод оборотного счетаrevolving account loop о about ввод дискретов coftuzadiscrete input coftuza Редактор Н. ГулькоEditor N. Gulko W , W, ut.fut.f Составитель А, ПерфильевCompiler A, Perfiliev Техред М.ДидыкКорректор О. КундрикTehred M.DidykKorrektor O. Kundrik Фиг. 4FIG. four W , W, ut.fut.f
SU864117801A 1986-06-10 1986-06-10 Digital phase shifter SU1372593A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864117801A SU1372593A1 (en) 1986-06-10 1986-06-10 Digital phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864117801A SU1372593A1 (en) 1986-06-10 1986-06-10 Digital phase shifter

Publications (1)

Publication Number Publication Date
SU1372593A1 true SU1372593A1 (en) 1988-02-07

Family

ID=21256669

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864117801A SU1372593A1 (en) 1986-06-10 1986-06-10 Digital phase shifter

Country Status (1)

Country Link
SU (1) SU1372593A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Смолов В.Б. Функциональные преобразователи информации.-Л.: Энерго- издат, 1981. Авторское свидетельство СССР № 824118, кл. G 04 F 5/14, 1979. *

Similar Documents

Publication Publication Date Title
SU1372593A1 (en) Digital phase shifter
SU1495786A1 (en) Multiplier of serial binary codes
SU1622835A1 (en) Digital phase-shifting device
SU1580563A1 (en) Device for checking equal-weight code
SU858202A1 (en) Device for digital control of thyristorized pulse converter (its versions)
SU1647903A2 (en) Code-to-pulse repetition period converter
SU1285602A1 (en) Device for generating blocked balanced ternary code
SU1206957A1 (en) Number-to-voltage converter
SU1700742A1 (en) Frequency multiplier
SU1129732A1 (en) Delta modulator
SU1401461A1 (en) Device for checking unit number in binary code by modulo k
SU1034174A1 (en) Vernier code/time interval converter
SU1179541A1 (en) Number-to-frequency converter
SU1259494A1 (en) Code converter
SU1379939A1 (en) Digital signal demodulator with phase-pulse modulation
SU842785A1 (en) Converter of series binary quasicanonic modified code into parallel canonic code
SU1385232A1 (en) Oscillating frequency digital generator
SU1438006A1 (en) Device for counting the unit number of binary code by modulo k
SU656056A1 (en) Arrangement for raising to the power
SU1654973A1 (en) Shift-to-code converter
SU1305661A1 (en) Device for shifting information
SU1653154A1 (en) Frequency divider
SU1092719A1 (en) Code-to-time converter
SU1501030A1 (en) Series to parallel code converter
SU1430946A1 (en) Digital generator of periodic functions