SU1332324A1 - Устройство дл сопр жени вычислительной машины с каналом св зи - Google Patents

Устройство дл сопр жени вычислительной машины с каналом св зи Download PDF

Info

Publication number
SU1332324A1
SU1332324A1 SU864041885A SU4041885A SU1332324A1 SU 1332324 A1 SU1332324 A1 SU 1332324A1 SU 864041885 A SU864041885 A SU 864041885A SU 4041885 A SU4041885 A SU 4041885A SU 1332324 A1 SU1332324 A1 SU 1332324A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
information
register
computer
Prior art date
Application number
SU864041885A
Other languages
English (en)
Inventor
Валерий Федорович Баранов
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU864041885A priority Critical patent/SU1332324A1/ru
Application granted granted Critical
Publication of SU1332324A1 publication Critical patent/SU1332324A1/ru

Links

Landscapes

  • Communication Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  сопр жени  вычислительной машины с каналом св зи. Целью изобретени   вл етс  повышение быстродействи  устройства за счет совмещени  в режиме приема операций передачи информационного слова в вычислительную машину и в соседнее устройство дл  сопр жени . Устройство содержит элемент ИЛИ 1, триггер 2, формирователь 3 импульсов, регистр 4, элемент 5 сравнени  и элементы И 6, 7. 2 ил. (Л I I 2/ СО СО ю со ю 4

Description

Изобретение относитс  к вычислительной технике и предназначено дл  сопр жени  вычислительных машин в вычислительной системе.
Цель изобретени  - повышение быстродействи  устройства за счет совмещени  в режиме приема операций передачи информационного слова в вычислительную машину и в соседнее устройство дл  сопр жени .
На фиг.1 представлена структурна  схема устройства; на фиг.2 - вариант реализации регистра.
Устройство (фиг.1) содержит элемент ИЛИ 1, триггер 2, формирователь импульсов 3, регистр 4, элемент 5 сравнени , элементы И 6 и 7, имеет ВХОДЫ и выходы 8-18.
На фиг,1 изображены также св занна  с предлагаемым устройством дл  сопр жени  вычислительна  машина 19 и аналогичные устройства 20 и 21 дл  сопр жени .
В качестве триггера 2 может быть использован D-триггер, причем на вход D необходимо подать посто нный уровень 1.
В качестве формировател  3 импульсов может быть использован формирователь из элементов ОТРИЦАЩЕЕ ИЛИ на микросхеме 533 ЛП5.
Регистр 4 может быть реализован по схеме (фиг.2), котора  содержит счетверенные двухвходовые мультиплексоры 22 с запоминанием и элемент НЕ 23.
Элемент 5 сравнени  предназначен дл  фиксации момента поступлени  в регистр 4 информационного слова, означающего конец работы в данном режиме и может быть реализован из соответствующего количества микросхем 533 СП1, причем входы А микросхем необходимо подключить к соответствующим лини м информационного выхода регистра, на входы В подавать посто нно код информационного слова Конец режима,, а выход последней микросхемы необходимо подключить к разрешающему входу формировател  3 импульсов .
Устройство работает следукщим образом.
Перед началом работы вычислительна  машина 19 сигналом I с входа 11 через формирователь 3 импульсов устанавливает триггер 2 устройства в нулевое состо ние, в результате чего
5
0
5
0
5
0
5
0
5
на выходе 17 устро11ства присутствует уровень лог ического нул .
Устройство может работать в следующих режимах: прием, передача, ретрансл ци  информации.
Прием информации. Перед началом работы в режиме приема вычислительна  машина 19 выдает на входы II и 13 устройства сигнал О, в результате чего регистр 4 по входу 13 настраиваетс  на прием информационного слова с входа 8 устройства.
По сигналу 1, поступающему с входа 9 через элемент ИЛИ 1, происходит запись информационного слова в регистр 4 и взводитс  триггер 2, в результате чего с его единичного выхода сигнал 1 поступает через выход 17 в вычислительную машину 19. Кроме того, сигнал 1 с выхода элемента ИЛИ 1 через выход 14 поступает на вход 9 соседнего устройства 21 дл  сопр жени  и запускает его на прием информационного слова, поступающего с выхода 16 на вход соседнего устройства 21.
При поступлении сигнала 1 с выхода 17 устройства вычислительна  машина 19 считывает информационное слово с выхода 18 устройства и сигналом 1 через вход 11 устройства и формирователь 3 импульсов сбрасывает сигнал 1 с-единичного выхода триггера 2, в результате чего на вход элемента И б поступает разрешение на прохождение стробирующего сигнала, который передаетс  -с входа 10 на выход 15 устройства, когда во всех устройствах 21 сброшены в исходное положение триггеры 2.
Таким образом, устройство одним сигналом с выхода элемента ИЛИ 1 одновременно запускает на прием информационного слова св занную с ним вычислительную машину 19 и соседнее устройство 21 дл  сопр жени , что обуславливает более высокое быстродействие предлагаемого устройства по сравнению с известным, в котором передача информационного слова в соседнее устройство дл  сопр жени  начинаетс  лишь после завершени  его приема в вычислительную машину.
Передача информации. В этом режиме работы вычислительна  машина 19  вл етс  передающей. На вход 12 она выдает информационное слово, а на вход 13 - сигнал 1, который поступает на первый вход элемента И 7 и на вход записи/считывани  регистра 4, настраива  его на прием информационного слова с входа 12. Если триггеры 2 всех устройств 21 дл  сопр жени  сброшены, на выходе элемента И 6 присутствует сигнал 1, При поступлении сигнала 1 с входа 13 этот сигнал с элемента И 7 через элемент Ш1И 1 поступает на синхровход регистра 4, в результате чего в него записываетс  информационное слово с входа 12 на выход 14, иницииру  запись в устройст во 21 информационного слова по входу
16и на синхровход триггера 2; С единичного выхода триггера 2 через выход
17в вычислительную машину 19 поступа ет управл ющий сигнал, по которому она через вход 11 устройства и формирователь 3 импульсов сбрасывает триггер 2 в исходное положение и выставл  ет на вход 12 очередное информационное слово, которое записываетс  в регистр 4 и передаетс  на выход 16, ког да сбрасываютс  все триггеры 2 устройств 21, т.е. предыдущее информационное слово доведено до всех его получателей.
Ретрансл ци  информации. В этом режиме вычислительна  машина 19 не  вл етс  получателем информации, которую предлагаемое устройство передает от устройства 20 к устройству 21.. Перед началом работы в этом режиме вычислительна  машина 19 устанавливает на входе 13 устройства сигнал О, настраива  регистр 4 на прием информационного слова с входа 8, а на входе 1 1 - сигнал 1, по которому через формирователь 3 импульсов триггер 2 поддерживаетс  в сброшенном состо нии независимо от состо ни  его первого входа. При поступлении на вход 9 сигнала 1 он через элемент ИЛИ 1 поступает на синхровход регистра 4, в результате чего в регистр 4 записываетс  информационное слово, поступающее на вход 8. Кроме того, сигнал 1 через выход 14 поступает на вход 9 устройства 21, запуска  его на запись информационного слова, поступаюего с выхода 6 на вход 8 устройтва 21. Поскольку триггер 2 поддериваетс  сигналом 1 с формироваел  3 импульсов в сброшенном состо ии , на входе элемента И 6 присутстует разрешение на прохождение на ыход 15 стробирующего сигнала, кото0
5
0
5
0
5
0
5
0
5
рын поступает на вход 10, когда сбрасываютс  триггеры 2 всех устройств 21. Когда через данное устройство будет передан весь массив ретранслируемой им информации, в регистр 4 по входу 8 поступает управл ющее слово, содержащее код приказа на окончание работы в данном режиме. Этот код фиксируетс  элементом 5 сравнени , в результате чего с его выхода на разрешающий вход формировател  3 импульсов поступает сигнал I, запрещающий прохождение сигнала сброса с входа 11 через формирователь 3 импульсов на нулевой вход триггера 2, В этом случае с единичного выхода триггера 2 по сигналу 1 с выхода элемента ИЛИ 1 сигнал 1 поступает через выход 17 устройства в вычислительную машину 19. По этому сигналу вычис- , лительна  машина 19 считывает код приказа из регистра 4 по выходу 18 и фиксирует окончание работы в данном режиме.

Claims (1)

  1. Формула изобретени 
    Устройство дл  сопр жени  вычислительной машины с каналом св зи, содержащее регистр, триггер, элемент ИЛИ, первый элемент И, формирователь импульсов, причем первый вход первого элемента И  вл етс  входом устройства дл  подключени  к выходу задани  режима работы вычислительной машины , первый вход элемента ИЛИ  вл етс  синхровходом устройства, первый информационный вход регистра  вл етс  входом устройства дл  подключени  к информационному выходу вычислительной машины, второй информационный вход и информационный выход регистра  вл ютс  соответственно информационным входом и информационным выходом устройства, отличающеес  тем, что, с целью повышени  быстродействи , в него введены второй элемент И и элемент сравнени , причем информационный вход формировател  импульсов  вл етс  входом устройства дл  подключени  к установочному выходу вычислительной машины, единичный выход триггера  вл етс  выходом уст-ч ройства информации дл  подключени  к входу разрешени  приема информации вычислительной машины, выход регистра соединен с входом элемента сравнени  и  вл етс  выходом устройства дл  подключени  к информационному
    входу вычислительной машины, первый вход второго элемента И  вл етс  стробирующим входом устройства, выход второго элемента И соединен с вторым входом первого элемента И и  вл етс  стробирующим выходом устройства , выход элемента ИЛИ соединен с синхровходами регистра и триггера и Явл етс  синхровыходом устройства,, при этом выход элемента сравнени  сое1Z
    {ри,г.г
    Редактор Е.Папп
    .Составитель С.Пестмал Техред Л.Сердюкова Корректор В.Гирн к
    аказ 3834/45Тираж 672Подписное
    ВНИШШ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    динен с разрешающим входом формировател  импульсов, выход которого соединен с нулевым входом триггера, нулевой выход которого соединен с вторым входом второго элемента И, вход записи чтени  регистра соединен с первьм входом первого элемента И, выход которого соединен с вторым входом элемента ИЛИ.
    Сбшода з/ енента
    13
SU864041885A 1986-03-25 1986-03-25 Устройство дл сопр жени вычислительной машины с каналом св зи SU1332324A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864041885A SU1332324A1 (ru) 1986-03-25 1986-03-25 Устройство дл сопр жени вычислительной машины с каналом св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864041885A SU1332324A1 (ru) 1986-03-25 1986-03-25 Устройство дл сопр жени вычислительной машины с каналом св зи

Publications (1)

Publication Number Publication Date
SU1332324A1 true SU1332324A1 (ru) 1987-08-23

Family

ID=21228204

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864041885A SU1332324A1 (ru) 1986-03-25 1986-03-25 Устройство дл сопр жени вычислительной машины с каналом св зи

Country Status (1)

Country Link
SU (1) SU1332324A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 525078, кл. G 06 F 13/00, 1977. Авторское свидетельство СССР № 6133317, кл. G 06 F 13/00, 1977. М LJ *

Similar Documents

Publication Publication Date Title
US4271465A (en) Information handling unit provided with a self-control type bus utilization unit
SU1332324A1 (ru) Устройство дл сопр жени вычислительной машины с каналом св зи
SU1322295A2 (ru) Устройство дл сопр жени
SU1221656A1 (ru) Многоканальное устройство управлени обменом информацией между ЭВМ
SU974590A1 (ru) Триггерное устройство с устранением сбоев
SU1310827A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1307461A1 (ru) Устройство дл сопр жени двух вычислительных машин
SU1432494A1 (ru) Устройство дл ввода изображени в ЭВМ
JP2629027B2 (ja) インターフェース方式
SU1462422A1 (ru) Асинхронный последовательный регистр
RU1820392C (ru) Мультипроцессорна вычислительна система
KR940006296Y1 (ko) 2개의 cpu간 데이타 전송회로
SU1256037A1 (ru) Многоканальное устройство дл обмена данными между модул ми вычислительной системы
SU1591030A2 (ru) Устройство для сопряжения двух электронно-вычислительных машин
SU1363227A2 (ru) Устройство дл сопр жени источников и приемников с магистралью
SU1243030A1 (ru) Устройство дл управлени пам тью
SU1176360A1 (ru) Устройство дл передачи и приема информации
SU1325495A1 (ru) Устройство дл сопр жени вычислительного модул с магистралью
SU1196936A1 (ru) Устройство дл передачи и приема данных
SU1225032A1 (ru) Устройство программного опроса телеметрических каналов
RU2058584C1 (ru) Устройство сопряжения
SU510952A1 (ru) Система дл сопр жени терминальных устройств с вычислительной машиной
SU1332325A1 (ru) Устройство дл сопр жени ЭВМ с абонентами
SU1305692A1 (ru) Устройство дл ввода информации
SU1176337A1 (ru) Устройство дл сопр жени