SU1322476A1

SU1322476A1 - Преобразователь информации

Info

Publication number: SU1322476A1
Application number: SU864019860A
Authority: SU
Inventors: Анатолий Константинович Новиков
Original assignee: Предприятие П/Я Г-4149
Priority date: 1986-02-06
Filing date: 1986-02-06
Publication date: 1987-07-07

Abstract

Изобретение относитс к вычислительной технике. Его использование в системах передачи и обработки сиг/ 9 налов позвол ет повысить быстродействие и точность преобразовани . Преобразователь информации содержит запоминающий блок 2j коммутатор 4, цнфроаналоговый преобразователь (ЦАП; 5, регистр 8, блок 11 управлени и сумматор 12. Введение аналого-цифрового преобразовател 1, шифратора 3, ЦАП 6, дешифратора 7, регистров 9 и 10 и шины 13 логической единицы обеспечивает ежетактное слежение за входным сигналом с максимальной погрешностью , определ емой последним из старших- разр дов выходного кода. з.п. ф-лы, 3 ил.

Description

Изобретение относитс к вычисли- тельной технике и может быть использовано в системах передачи и обработки сигналов.

редного тактового импульса (фиг.Зб) на выходах вшфратора 3 по вл етс код 1111 (ОООО) (.фиг, Зв) а Дешифрато 7 вырабатывает команду на перестро

Цель изобретени - повьшгение быст- j ку (,фиг,3е), котора поступает на

вход 26 блока 11 управлени . По фр ту импульса (фиг.3г, поступающего на управл ювдгй вход регистра Ь, ко N на выходе младших разр дов преродействн и точности преобразовани .

На фиг,1 приведена блок-схема преобразовател информации ; на фиг,2 блок управлени J на фнг.З - временные диаграммы работы преобразо- 10 образовател (фиг,3д принимает значение 1111(0000;. Затем с выхода 31

вход 26 блока 11 управлени . По фрон ту импульса (фиг.3г, поступающего на управл ювдгй вход регистра Ь, код N на выходе младших разр дов превател .

Преобразователь информации содержит аналого-цифровой преобразователь (,ЛЦП) 1, запоьшнающий блок 2, шифратор 3, коммутач ор Д, первый и второй цифроаналоговые преобразователи (ЦАП 5 и 6 , дешифратор 7, первый третий регистры соответственно У-10, блок II управлени и сумматор 12, а также шину 13 логической единицы, вход 14, первые 15, вторые 16, третий

1 7 ВЫХОД}, ,

Блок 11 управлени выполнен ( на генераторе 18 импульсов элементе ИЛИ 19, элементе И 20, триггере 21, первом-четвертом элементах 22-2Ь задержки . Блок 11 управлени содержит вход 26 и первый-шестой выходы соответственно 27-32.

Преобразователь информации работает следующим образом.

Подаваемый на вход 14 аналоговый сигнал, например напр жение Ug,, ., ме- н ю цеес в пределах О - U,, (фиг. За ; преобразуетс в А1Щ i в параллель- НЬ1Й двоичный код ,, N, где М - код старших m разр дов; М - код младшихп разр дов, причем m п и равны, например ,4,

Если напр жение U измен етс

t5

блока 11 управлени поступает импуль начальной установки (фиг.Зж) на уста новочные в:коды регистров 9 и 10, в результате чего на их выходах независимо от наличи сигналов на информационных входах устанавливаютс коды и 0000 соответственно (), ЦДЛ Ь и 6 преобразуют указанные«коды

20

опо)ные напр жени U

П1

- Jg

и.

д„2 - t которые поступают на первый к второй управл ющие входь AJJ,n 1 , 2г обеспечива ,, таким образом, его рабо ту в режиме оцифровки старших разр дов . Одновременно блок 11 управлени на втором выходе 28 вырабатывает сиг нал на переключение коммутатора 4 (фиг,3л). Далее блок П управлени вьфабатывает на первом выходе 27 внеочередной тактовый импульс (фиг.Зб по фронту которого в запоминающий блок 2 записываетс новое значением (П11 или 0000) унитарного кода стар

35

40

ших разр дов с выходов АЦП 1,

Шифратор 3 преобразует унитарный код в двоичный (фиГ.Зв), который поступает на дешифратор 7 и коммутатор 4. Дешифратор 7 снимает команд на перестройку (фиг.Зе), а новое зна чение М кода старших разр дов через коммутатор 4 подаетс на информационные входы регистра 8 и сумматора 12, где к этому коду прибавл етс единица , поступающа с шины 13. Код (M-f-l) подаетс на информационные входы регистра 9, Блок П управлени выраба ты вает импульс записи старших разр - , по фронту которого в регистры 9 и 10 записываютс коды (М+и и М соответственно, в результате чего на вторых выходах 16 преобразовател устанавливаетс код М стар ших разр дов. ЦАЛ 5 и 6 преобраз уют коды (M+J) и М в соответствующие

в таких пределах, что значение М const, АЦП работает в режиме оцифровки иладших разр дов. При этом по фронту калсдого тактового импульса (фиг.Зб в запоминающий блок 2 записваетс очередное значение унитарного кода с выходов АЦП 1, Шифратор 3 преобразует унитарный код в двоичный

(фиг.Зв), который через коммутатор 4

поступает в первый регистр 8. По фро ту импульса (фиг.Зг), поступающего на первый управл ющий вход этого регистра 8, измен51етс значение кода N (фиГоЗд) на первых выходах 15 преобразовател ,

Если напр жение Ug,( измен етс так, что значение М, например, увеличваетс (уменьшаетс ), по фронту оче

редного тактового импульса (фиг.Зб) на выходах вшфратора 3 по вл етс код 1111 (ОООО) (.фиг, Зв) а Дешифратор 7 вырабатывает команду на перестройку (,фиг,3е), котора поступает на

образовател (фиг,3д принимает знаение 1111(0000;. Затем с выхода 31

вход 26 блока 11 управлени . По фронту импульса (фиг.3г, поступающего на управл ювдгй вход регистра Ь, код N на выходе младших разр дов пре

блока 11 управлени поступает импульс начальной установки (фиг.Зж) на установочные в:коды регистров 9 и 10, в результате чего на их выходах независимо от наличи сигналов на информационных входах устанавливаютс коды и 0000 соответственно (), ЦДЛ Ь и 6 преобразуют указанные«коды

20

опо)ные напр жени U

П1

- Jg

и.

д„2 - t которые поступают на первый к второй управл ющие входь AJJ,n 1 , г обеспечива ,, таким образом, его работу в режиме оцифровки старших разр дов . Одновременно блок 11 управлени на втором выходе 28 вырабатывает сиг-. нал на переключение коммутатора 4 (фиг,3л). Далее блок П управлени вьфабатывает на первом выходе 27 внеочередной тактовый импульс (фиг.Зб), по фронту которого в запоминающий блок 2 записываетс новое значением (П11 или 0000) унитарного кода стар5

0

5

дов (.фиг.Зи)

5

ших разр дов с выходов АЦП 1,

Шифратор 3 преобразует унитарный код в двоичный (фиГ.Зв), который поступает на дешифратор 7 и коммутатор 4. Дешифратор 7 снимает команду на перестройку (фиг.Зе), а новое значение М кода старших разр дов через коммутатор 4 подаетс на информационные входы регистра 8 и сумматора 12, где к этому коду прибавл етс единица , поступающа с шины 13. Код (M-f-l) подаетс на информационные входы регистра 9, Блок П управлени выраба ты- вает импульс записи старших разр - , по фронту которого в регистры 9 и 10 записываютс коды (М+и и М соответственно, в результате чего на вторых выходах 16 преобразовател устанавливаетс код М старших разр дов. ЦАЛ 5 и 6 преобраз уют коды (M+J) и М в соответствующие

опорные напр жени UQ, fe Ug и

которые подаютс на первый и второй

управл ющие входы АЦП 1, обеспечива его работу в режиме оцифровки младших разр дов, БЛОК управлени вырабатывает импульс сопровождени фиГoЗн на третьем выходе 17 преобразовател дл оповещени потребител о факте смены кода старших разр дов , а также снимает сигнал на переключение коммутатора 4 (фиг.

Процесс оцифровки старших разр дов (О тактовыми импульсами.

окончен. Очередной тактовый импульс {фиг,3б инициирует оцифровку младших разр дов.

Цепи установки элементов в исходное состо ние условно не показаны.

Блок Jl управлени (фиг.2) работает следующим образом.

Генератор 18 вырабатывает импульсы заданной частоты и скважности,

Кроме того, в режиме слежени за скачкообразно измен ющейс входной аналоговой величиной максимальна погрешность ее измерени не может пре- 15 Bbraiafb значени (п+1)-го разр да в течение одного периода тактовой час- готы, что, например, дл m п 4 составл ет 6% Ug , тогда как у известного преобразовател указанна которые через элемент ИЛИ 19 поступа-20. погрешность может достигать lOOZ-U

ВХмдкс

В течение нескольких периодов такто-

30

ют.на первый выход 27 в виде тактовых импульсов (фиг.Зб), а через первый элемент 22 задержки - на третий выход 29 В виде импульсов записи кода младших разр дов в регистр 8 (,фиг.3г),25

Если на выход 26 блока 11 приходит команда не перестройку в виде уровн логической единицы (фиг.Зе), импульс с выхода элемента 22 задерж- -ки через элемент И 20 поступает на четвертый выход 30 в виде импульса начальной установки регистров 9 и 10 (фиг.Зж). Импульс с выхода элемента И 20 поступает на S-вход триггера 21, который формирует на втором выходе 28 сигнал на переключение коммутатора 4 (фиг.

Импульс с выхода элемента И 20 через второй элемент 23 задержки и элемент ИЛИ 19 поступает на первый выход 27 в виде внеочередного тактового импульса заштрихованный импульс (фиг.Зб). Спуст некоторое вревои частоты.

Claims

Формула изобретени

i. Преобразователь информации, содержащий запоминаюцщй блок, первый регистр, выходы которого вл ютс первыми выходами преобразовател , коммутатор, первые выходы которого подключень к первым входам сумматора, выходы которого соединены с информационными входами второго регистра, выходы которого подключены к входам

35 первого цифроаналогового преобразовател , блок управлени , первый-чет- вертый выходы которого соединены с управл ющими входами соответственно запоминающего блока, коммутатора, первого и второго регистров, отличающийс тем, что, с целью повышени быстродействи и точности преобразовани , в преобразователь введены аналого-цифровой пре-

40

м , определ емое задержками срабатывани блоков 2,3 и 7 преобразовател , команда на перестройку (фиг.Зе) снимаетс , запреща прохождение импульсов через элемент И 20,

Импульс с выхода элемента 23 задерж- выходы запоминающего блока через ки через третий элемент 24 задержки шифратор соединены с входами дешиф- поступает на п тый выход 31 в виде ратора и. информационными входами импульса записи старших разр дов (фиг.Зи) и далее через четвертый элекоммутатора , вторые входы которого подключены к информационным входам

мейт 25 задержки на шестой выход 32 55 первого регистра, выход дешифратора Ъ виде импульса сопровождени (фиг.Зну. И тульс с выхода элемента 25 задержки поступает также на R-вход триг- .

соединен с входами блока управлени п тый выход которого соединен с установочными входами второго и третье

гера 21, который снимает сигнал переключени коммутатора 4 (фиг.Зл).

Таким образом, в режиме слежени выходной код преобразовател соответствует измен ющемус входному напр жению ежетактно, при этом оцифровка старших разр дов происходит по специально организованному автоматному циклу, расположенному в паузе между

Кроме того, в режиме слежени за скачкообразно измен ющейс входной аналоговой величиной максимальна погрешность ее измерени не может пре- Bbraiafb значени (п+1)-го разр да в течение одного периода тактовой час- готы, что, например, дл m п 4 составл ет 6% Ug , тогда как у извои частоты.

Формула изобретени

0

i . Преобразователь информации, содержащий запоминаюцщй блок, первый регистр, выходы которого вл ютс первыми выходами преобразовател , коммутатор, первые выходы которого подключень к первым входам сумматора, выходы которого соединены с информационными входами второго регистра, выходы которого подключены к входам

5 первого цифроаналогового преобразовател , блок управлени , первый-чет- вертый выходы которого соединены с управл ющими входами соответственно запоминающего блока, коммутатора, первого и второго регистров, отличающийс тем, что, с целью повышени быстродействи и точности преобразовани , в преобразователь введены аналого-цифровой пре-

5 образователь, шифратор, дешифратор, второй цифроаналоговый преобразователь , третий регистр и шина логической единицы, второй вход сумматора подключен к шине логической единицы.

0

выходы запоминающего блока через шифратор соединены с входами дешиф- ратора и. информационными входами

коммутатора, вторые входы которого подключены к информационным входам

первого регистра, выход дешифратора

соединен с входами блока управлени , п тый выход которого соединен с установочными входами второго и третьего регистров, информационные и уп- . равл ющий входы третьего регистра подключены соответственно к первым выходам коммутатора и четвертому выходу блока управлени , выходы третьего регистра подключены к входам второго цифроаналогового преобразовател и вл ютс вторыми выходами преобразовател , выходы первого и второго цифроаналоговых преобразователей со- единены с одноименными управл ющими входами аналого-цифрового преобразовател , информационный вход которого вл етс входом преобразовател , выходь: аналого-цифрового преобразова- тел подключены к информационным входам запоминающего блока, шестой выход блока управлени вл етс третьим выходом преобразовател .

Z. Преобразователь по По1, о т - личающ ийс тем, что блок

управлени выполнен на триггере, элементе И, элементе ИЛИ, элементах задержки и генераторе импульсов, выход которого подключен к первому входу элемента ИЛИ и через первый элемент задержки к первому входу элемента И, выход которого соединен с входом .второго элемента задержки и S-входом триггера, выход второго элемента задержки подключен к второму входу элемента ИЛИ и через соединенные последовательно третий и четвертый элементы задержки к R-входу триггера, второй вход элемента И вл етс входом блока управлени , выход элемента ИЛИ, пр мой выход триггера , выходы первого и третьего элементов задержки, выход элемента И и выход- четвертого элемента задердки вл ютс соответственно первьм-шес- тым входами блока управлени .

м

г,

-29 26 .

е

.

гцп

10

ж

3/

23

2f

28

л

4

25

н

Фм.2

И

X

Л

Hi

и

M-t-1

f1

М

н

Редактор И.Горна

Составитель О.Ревинский Техред А.Кравчук

Заказ 2878/55 Тираж 901Подписное

ВНИШШ Государственного комитета СССР

по делам изобретений и открытий 1J30J5, Москва, Ж-35, Раушска наб. , д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

л

л

X

////

XIZ

л

Х1/777 Х

X 0000 У.

/7

л

л

.а

Корректор С.Черни