SU1425828A1 - Устройство дл аналого-цифрового преобразовани - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  преобразовани  быстроизмен ющихс  аналоговых сигналов в цифровой код. Изобретение позвол ет повысить точность преобразовани  параллельных АЦП, в KOTOpbix с помощью суммирующего усилител  j ключей, трех посто нных запоминающих устройств и регистра пам ти производитс  адаптивный выбор диапазона преобразовани . 2 is.п. ф-лы, 2 ил 4 табл. .

Description

i4

to

СЛ

00

tc

00

1

Изобретение относитс  к области автоматики и вычислительной техники и может использоватьс  дл  преобразовани  быстроизмен ющихс  аналоговых сигналов в цифровой код.

Цель изобретени  - повьпиение точности преобразовани .

На фиг 1 приведена структурна  схема устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу.

Устройство содержит тактовую ши- нз/ (ТИ) Is входную шину 2 (Ug., ) 5,блок

3изменени  координа ты положени ., вы хюлненный на суммирующем усилителе

4и ключах 5-7, аналого-цифровой преобразователь () 8 с шиной 9 опорного напр жени , посто нное запоминающее устройство (ПЗУ) 10, блок управлени , выполненный .на двух посто нных запоминающих устройствах (ПЗУ) 11 и 12 и регистре 13 (РП) пам ти .

Пример. Б качестве параллельного .АЦП 8 можно использовать микросхему серии 1107ПВ1, Динамический диапазон изменени  входного сигнала дл  1107ПВ1 равен U-2B5 поэтому Е , Суммирующий усилитель можно выполнить на операционном усилителе с дополнительным повторителем по выходу . Дл  защиты микросхемы 1107ПВ1 по входу необходимо обеспечить ограничение выходного напр жени  суммирующего усилител  при превышении выходного напр жени  нулевого значени  в полохсительную сторону и при Ugx -23 т„е, диапазон изменени  выходного сигнала суммиру ощего усилител  должен лежать в пределах от О до -2В.

Устройство работает следующим образом .

Алгоритм работы устройства (фиг.2 основан на том, что его динамический диапазон входных сигналов Ug по сранению с динамическим входным диапазоном АЦП параллельного типа увеличен в 4 раза и разбит на 4 поддиапазона: 1 по,цдиапазон - изменение UBK от О до Ед 5 2 поддиапазон - от Е до 2Ео; 3 по,цдиапазон от 2Ej, до 4 поддиапазон - от ЗЕ, до 4Ej.

Казкдьш поддиапазон кодируетс  двз м  разр дами, которые  вл ютс  старшими разр дами по отношению к разр дам параллельного АИД 8, по следующему закону;

.5

0

При изменении Ug от О до Е в 1 поддиапазоне старшие два разр да равны нулю, а младшие разр дь определ ютс  параллельными АЦП 8, при этом все аналоговые ключи разомкнуты. При , (граница поддиапазона) АЦП 8 формирует на выходе код, содержащий единицы во всех разр дах - признак переполнени . По этому признаку включаетс  первьш аналоговый ключ 5 и на вход суммирующего усилител  поступает компенсирующее напр л ение Е . Поэтому при изменении Ug от E до 2Е,,, напр жение на входе АЦП 8 измен етс  снова от О до Е.

Значени 

5

0

г 0

5

5

младших разр дов определ ютс  АЦП 8, а в п+2 и п+1 разр дах формируетс  код 01, соответствующий 2 поддиапазону . При и 2Ео АЦП 8 снова формирует цризнак переполнени , по которому включаетс  второй аналоговый ключ б (первый остаетс  замкнутьп-:), добавл ющий еще одно компенсирующее напр  - жение ЕО. Поэтому при дальнейшем изменении К от 2E до ЗЕд напр лсе- ние и измен етс  только от О до Е,,.В третьем поддиапазоне в п+2 и п+1 разр дах устройства устанавливаетск ком- бинаци  10, а младшие разр ды формируют АЦП 8 .в зависимости от величины Ugj на его входе.

При достижении Up,3E АЦП 8 формирует еще раз признак переполнени , по которому включаетс  третий аналоговый ключ 7 (первый и второй остаютс  замкнутыми), добавл ющий еще одно (Компенсирующее напр жение (третье) ЕО. Поэтому при дальнейшем изменении UBX от ЗЕо до 4Ео напр жение оп ть варьирует только от О до Е„. В этом 4 поддиапазоне в п+2 и п+1 разр дах устанавливаетс  комбинаци  11, а .младшие разр ды формируютс  AIJJI 8 в зависимости от величины Ug на его входе.

Рассмотрим теперь обратный ход переключений. Если при изменении

и,,„ в 4 поддиапазоне (третьем или втором процессы аналогичны) достигаетс  значение Ug ЗЕ (2Е(, или ЕО) ка входе АЦП 8 напр жение и на его выходе формируетс  нулевой код - приз

14

нак перехода в более низкий поддиапазон . При этом третий аналоговый ключ (второй или первьй) отключает одно из трех компенсирующих напр жений ЕО (второе или третье), В результате чего устройство переходит из 4-го в 3-й (из 3-го во 2-й или из 2-го в 1-й) поддиапазон со сменой кода в п+2 и п+1 разр дах.

Вы вление нулевой и единичной комбинаций производитс  с помощью де- и,ифратора двух кодовых комбинаций, построенного на ПЗУ 11,

Управление включением и отключением аналоговьи ключей 5-7 и формирование значений п+1 и п+2 разр дов производитс  с помощью ПЗУ 12 и РП 13, При Ug,, Ед (или кратном Е,,) до включени  первого аналогорогэ ключа (второго или третьего) уровню U соответствует кодова  комбинаци  00111111, если АЦП 8 имеет 6 разр дов (или 01111111, или 10111111), а после включени  ключа этому же уровню соответствует кодова  комбинаци  01000000 (или 10000000, или 11000000), т.е. возникает неоднознач- hocTb преобразовани , что превращает

4

0

соответствует в шестнадцатиричном де 3F, производитс  считывание комбинации 10, котора  изменит адресный ход ПЗУ 12, На адресных шинах ПЗУ 2 установитс  код 00000010 и производитс  считывание из данного ПЗУ кодовой комбинации 00000001 (табл,2), прошивка ПЗУ 12, адрес 02), Сигнал уровн  логической 1, снимаемый с младшего разр да ПЗУ 12, откроет первый аналоговый ключ 5, при помощи которого производитс  подключение компенсирующего напр жени  -Eg к

5 входу суммирующего усилител  4, Тем самым сигнал на входе А.ЦП 8 (фиг,26, момент времени t, ) изменитс  на величину ЕО, кроме того, в момент времени t( код с шести младших разр дов

0 ПЗУ 12 по заднему фронту тактового импульса записываетс  в РП 13, Пе- гистр пам ти 13 введен в схему АЦП дл  устранени  гонок, возникаю цих в ПЗУ 12 при смене адресного кода.

5 Код, записанный в РП 13 (000001),поступает на адресные шины третьего ПЗУ 12, На адресных шинах ПЗУ 12 установитс  нова  кодова  комбинаци  00000110, что соответствует адресу

устройство в практически неработоспо- зо прошивки ПЗУ 12, Из ПЗУ 12 произ- собное. Дл  устранени  неоднозначное- водитс  считывание кодовой комбинации 09, что соответствует двоичному коду 00001001. Состо ние ключей не изменитс ,После компенсации входного сигнала выходной код параллельного

ти в устройстве содержитс  преобразователь кодов, построенный на ПЗУ 10.

Рассмотрим работу АЦП более подробно , В исходном состо нии РП 13

35

находитс  в нулевом состо нии (установка в О не показана), аналоговые

АЦП 8 через один такт преобразовани  (так как преобразователь 1107ПВ1 выполнен по конвейерной схеме и имеет задержку в один такт) отличаетс  от

45

ключи 5-7 закрыты. На вход устройства поступает сигнал U(t) (фиг.2а). При помощи тактовых импульсов, посту- ,,, единичного кода. Соответственно вы- пающих на та1 ;товой шине, задаетс  ходной код ПЗУ 11 станет равным 00,

а адресньш код ПЗУ 12 - 00100100, что соответствует коду 24 в шестнадцатиричной системе счислени . По этому адресу из ПЗУ 12 считываетс  комбинаци  51, что соответствует коду 01010001 в двоичной системе счислени . Полученный код записываетс  в РП 13, На его выходе установитс  код 010001, а на адресных входах ПЗУ 12 - код 01000100. По этому адре- границы динамического диапазона АЦП 8 и на всех его выходных шинах сформируютс  сигналы уровн  логической 1,, Выходной код АЦП. 8  вл етс  адресным кодом дл  ПЗУ 11. Прошивка состо ний ПЗУ 11 (табл,1) показывает, что при наличии на адресных шинах единичной кодовой комбинации, что

шаг дискретизации аналого-цифрового преобразовани  по времени. Параллельный АЦП 8 обеспечивает преобразование входного сигнала в код в динамическом диапазоне от О до -Ej,-2B, Поэтому до момента времени t, АЦП 8 производит преобразование дискретных отсчетов аналогового сигнала в шестиразр дные цифровые коды, В момент времени t, входной сигнал достигнет

50

су 44 вновь считываетс  комбинаци  51, что соответствует коду 01010001. Состо ние ключей не измен етс , так

55

как в младшем разр де кода присут- Уровень логической 1

ствует 1 в седьмом разр де выходного кода ПЗУ 12 участвует в формировании окончательного выходного кода АЦП при

прошивки ПЗУ 12, Из ПЗУ 12 произ- водитс  считывание кодовой комбинации 09, что соответствует двоичному коду 00001001. Состо ние ключей не изменитс ,После компенсации входного сигнала выходной код параллельного

АЦП 8 через один такт преобразовани  (так как преобразователь 1107ПВ1 выполнен по конвейерной схеме и имеет задержку в один такт) отличаетс  от

единичного кода. Соответственно вы- ходной код ПЗУ 11 станет равным 00,

45

50

а адресньш код ПЗУ 12 - 00100100, что соответствует коду 24 в шестнадцатиричной системе счислени . По этому адресу из ПЗУ 12 считываетс  комбинаци  51, что соответствует коду 01010001 в двоичной системе счислени . Полученный код записываетс  в РП 13, На его выходе установитс  код 010001, а на адресных входах ПЗУ 12 - код 01000100. По этому адре-

су 44 вновь считываетс  комбинаци  51, что соответствует коду 01010001. Состо ние ключей не измен етс , так

а адресньш код ПЗУ 12 - 00100100, что соответствует коду 24 в шестнадцатиричной системе счислени . По этому адресу из ПЗУ 12 считываетс  комбинаци  51, что соответствует коду 01010001 в двоичной системе счислени . Полученный код записываетс  в РП 13, На его выходе установитс  код 010001, а на адресных входах ПЗУ 12 - код 01000100. По этому адре-

5

как в младшем разр де кода присут- Уровень логической 1

ствует 1 в седьмом разр де выходного кода ПЗУ 12 участвует в формировании окончательного выходного кода АЦП при

помощи ПЗУ 10, которое введено в схему АЦП дл  устранени  неоднозначности аналого-цифрового преобразовани , так в результате преобразовани  в моменты подключени  компенсирующего на- гф жени  возникают кодовые комбинации 00111111 и 01000000, соответствующие одному и тому же уровню входного j сигнала, что приводит к снижению точ- нести преобразовани . При помощи ;ПЗУ 10 производитс  перекодировка ;кода А1Щ 8 и двух старших выходных :разр дов ПЗУ 12 дл  устранени  этой неоднозначности преобразовани , Ра- бота ПЗУ 10 по сн етс  таблицей.про- iшивки ПЗУ 10 (табл, 3 и 4). В проме- : жуток времени t,. t cигнaл на входе ;АЦП 8 измен етс  в динамическом диа- пазоне от О до -Е, что  вл етс  не- I обходимым условием дл  нормальной работы параллельного АЦП8. В дал.ь- :нейшем при монотонном увеличении сиг- нала АЦП работает аналогично. Пере

Зсо,цы через значени  2Ер и ЗЕд вызьша- 25 в силу того, что выходной код АЦП 8

:ЮТ срабатывание соответствующего клю- i ча 6 или 7,- что приводит к приведе- ниш входного сигнала в требуемый ди- i на1 ический диапазон (фиг. 26, момен- ты времени t и t), одновременно измен ютс  значени  старших разр дов кодовых комбинаций АЦП. При монотонном уменьшении входного сигнала ал горитм работы АЦП аналогичен рассмотренному , только отключение аналоговых ключей 5-7 производитс  в обратном пор дке и изменение кодировки старших разр дов происходит при нулевых значени х разр дов параллельного АЦП, Например, рассмотрим переход в момент времени t. Б промежутке времени 15 - t на выходных шинах ПЗУ

11присутствует нулева  кодова  комбинаци , так как выходной код АЦП 8 отличен от нулевого, и от единичного. Все ключи замкнуты, так как в трех младших разр дах выходного кода ПЗУ

12присутствуют сигналы уровн  логической 1, и в двух старших его разр дах также присутствуют сигна/ш уровн  логической 1 это означает, что АЦП производит преобразование сигнала в диапазоне ЗЕ - 4Е. Вслед- сгвие этого выходной код ПЗУ 12 имеет вид 11011111. В РП 13 запишетс  комбинаци  011111. В момент времени t на выходе ПЗУ 11 cфop шpyeтc  кодова  комбинаци  01 в силу того, что

на выходе АЦП В в этот момент време- .

ни присутствует нулева  комбинаци . Тогда на адресных шинах ПЗУ 12 присутствует кодова  комбинаци  01111101, что соответствует адресу 7D, По этому адресу из ПЗУ 12 считываетс  код ЕЗ, что соответствует комбинации 1110001. Так как в третьем младшем разр де сформировалс  Q сигнал уровн  логического О, то

ключ 7 отключит от входа суммирую- щего усилител  4 компенсирующее напр жение -Ео« На следующем такте преобразовани  код на выходе ПЗУ 11

5 не изменитс , так как AU,n 8 имеет задержку в преобразовании на один такт. В РП 13 запишетс  код 100011. Тогда адресным кодом ПЗЗ 12  вл етс  код 10001101, что соответствует адресу

Q 8D. Из ПЗУ 12 производитс  считывание кода ЕЗ, что соответствует комбинации 11101011.

На следующем такте преобразовани  выходной код ПЗУ 11 станет нулевьп

0

5

0

станет отличным от нулевого, В РП 13 . запишетс  код 101011. Тогда адресным кодом ПЗУ 12 будет код 10101100, что соответствует адресу АС, и на выходе ПЗУ 12 установитс  код 9В, что соответствует комбинации 10011011, Седьмой разр д кодовой комбинации прин л нулевое значение, а два младших оста- л1-1сь прежними, т.е. состо ние аналоговых ключей не изменилось. В дальнейшем с момента времени t до tg- производитс  обычное аналого-цифровое преобразование отсчетов входного сигнала при помогл параллельного /ЛДТ 8, так как входной сигнал измен етс  в диапазоне от О до -Е,

На

базе шестир зр дного АЦП, использу  предлагаемое устройство, можно построить восьмиразр дный АЩ за счет расширени  динамического диапазона входного сигнала, что приводит к по- вьшению точности преобразовани .

При использовании предлагаемого устройства можно получить практически любую разр дность АЦП,

Возможность обработки разнопол р- - ных сигналов может быть достигнута введением посто нного смещени  сум- шpyющeгo усилител  4, При помощи прошивки ПЗУ 10, производитс  автоматическое вычисление кода смещени  суммирующего усилител  и з странение неоднозначности преобразовани  уровней на границах перехода Е,э;2Е„ и ЗЕд.

Claims (3)

1.. Устройство дл  аналого-цифрового преобразовани S содержащее аналого-цифровой преобразователь, тактовый и опорный входы которого  вл ютс  соответственно тактовой и опорной шинами, а информационный вход соединён с выходом блока изменени  координаты положени , информационный вход которого  вл етс  входной шиной группа управл ющих входов соединена соответственно с первыми выходами блока управлени , отличающеес  тем, что, с целью повышени  точности преобразовани ., в него введено Посто нное запоминающее устройство , первые и вторые входы которо- ,го подключены соответственно к соответствующим выходам аналого-цифрозо- го преобразовател  и к соответствующим вторым выходам блока управлени , а выход  вл етс  выходной шиной, причем тактовый вход блока управлени  соединен с тактовой шиной, информационные входь - с соответствующит-ш выходами аналого-цифрового преобразо эзател , опорный вход блока изменени  координаты положени  соединен с шиной опорного напр жени .

2. Устройство по П.1, о т ли чающеес  тем, что блок изменени  координаты положени  вьшолнен на суммирующем усилителе и трех ключах, выходы которьо: соединены соответст-

inillEI

№i.p

ст.р

0001

1 000000

о 000000 0 000000. 0000000

5

0

5

0

венно с первым, вторым и третьим входами сумьшрующего усилител , чет- i-ертый вход которого  вл етс  инфор- , ацконным входом блока, группой уп- р ; ;л ;о11Г1 1х входов которого  вл ютс  управл ющие входы соответственно первого , второго и третьего ключей, информационные входы которых объединены и  вл ютс  опорньЕ 1 входом блока, а его выходом  вл етс  выход суммирующего усилител ,

3. Устройство по n,t, отличающеес  тем, что блок управлени  выполнен на двух посто нных запоминающих з-стройствах и регистре пам ти, перва  н втора  группы информационных входов которого соединены с соответстствуюац1М1 выходами первой и второй группы выходов первого посто нного запоминающего устройства , и перва  группа выходов  вл етс  первы ш выходами блока, вторыми выходами которого  вл етс  треть  группа выходов первого посто нного запоминающего устройства, перва  группа входов которого соединена с соответствующими выходами регистра пам ти , а втора  группа входов - с соот- ветствушщим выходами второго посто нного запоминающего устройства, входы которого  вл ютс  информационными входа ш блока, тактовым входом которого  .вл етс  вход синхрониза- , ции регистр .

а б л и ц а 1

7 .i 8 Г.9

Т аблица 2

а