SU1309030A1 - Устройство дл контрол программ - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники, в частности к организации контрол  и отладки программ . Устройство позвол ет расширить функциональные возможности схемы и повысить точность контрол  программ . Устройство включает первый вход Т, дешифратор 2 адреса, такто ff (Л с: со 1Г о со J,/)-J/

Description

вый вход 3 и вход 4 начальной установки устройства, первый элемент НЕ 5, первый 6, второй 7 и третий 8 элементы И, первый элемент ИЛИ 9, элемент 10 задержки, первьй 11, второй 12, третий 13 триггеры, четвертый элемент И 14, п тый элемент И 15, информационный вход 16 устройства, регистр 17 команд, первый регистр 18, второй регистр 19, вход 20 запуска устройства, второй элемент ИЛИ 21, первый блок 22 пам ти, счетчик адре1

Изобретение относитс  к вычислительной технике, в частности к организации контрол  и отладки программ.

Цель изобретени  - повышение контролирующих возможностей устройства,

На чертеже изображена структурна  схема устройства.

Устройство содержит вход 1 адреса, дешифратор 2 адреса, тактовьм вход 3 и.вход 4 начальной установки устрой- ства, первый инвертор (элемент НЕ) 5, первый 6, второй 7 и третий 8 элементы И, .первьй элемент ИЛИ 9, элемент 1 задержки, первый 11, второй 12 и третий 13 триггеры, четвертьй элемент И 14, п тый элемент И 15, информационный вход. 16 устройства, регистр 17 команд, первый регистр 18, второй регистр 19, вход 20 запуска, второй элемент ИЛИ 21, первьй блок 22 па- м ти, счетчик 23 адреса, второй инвертор (элемент НЕ) 24, второй блок 25 пам ти, первьй 26 и второй 27 информационные выходы устройства, схемы И 28.1, 28.2 сравнени , дешифра- тор 29 команд, группу элементов И 30, элемент ИЛИ-НЕ 31.

Устройство работает совместно с ЭВМ, где осуществл етс  выполнение контролируемой программы. При использовании микроэвм с трем  шинами устройство подключаетс  адресным входом 1 к шине адреса, тактовым входом 3 к управл ющей щине„ информаци- онным входом 16 к шине данных. Если используетс  микроЭВМ, базирующа с  на микропроцессоре, то в качестве

1309030

са 23, второй элемент НЕ 24, второй блок 25 пам ти, первый 26 и второй 27 выходы устройства, первую 28.1 и вторую 28.2 схемы сравнени , дешифратор команд 29, группу элементов И 30, элемент ИЛИ-НЕ 31. Иэобретение позвол ет значительно повысить контролирующие возможности устройства, так как за каждый сеанс по контролю программ оператор получает более полную информацию по работе программы . 1 ил.

команд обращени  к устройству можно примен ть команды С Т, причем одно обращение к устройству должно состо ть из трех команд С Т, так как ему отвод тс  три порта ввода-вывода , например, с адресами Е1, Е2, ЕЗ. При каждом обращении микроЭВМ должна выдать по этим адресам следующую информацию: код команды, определ ющей, какое из условий провер ть (адрес Е1); содержимое провер емого регистра или области пам ти (адрес Е2); константу пли содержимое другого регистра или области пам ти дл  сравнени  с информацией, записанной по адресу Е2 (адрес ЕЗ).

Устройство реализует следующий алгоритм . Код команды, выданньй микроЭВМ по адресу Е1, записываетс  в регистр 17 команд, а данные, выведенные по адресам Е2 и ЕЗ, занос тс  в первьй 18 и второй 19 регистры. Информаци  из регистра 17 команд используетс  дл  выбора схемы 28 сравнени , реализующей проверку по заданному условию, а информаци  из первого 18 и второго 19 регистров используетс  этой схемой. Причем если условие не выполн етс  (выбранна  схема 28 сравнени  не выдает единичного сигнала), то содержимое первого 18 и второго 19 регистров записываетс  в соответствующие блоки пам ти, а когда условие выполн етс  - запись информации не производитс .

При использовании предлагаемого устройства дл  контрол  программы

в выбранных точках став тс  обращени  к нему, причем обращений должно быть столько, сколько условий провер етс  в этой точке. Возможности: уст

ройства завис т от количества и слож- устанавливаетс  в состо ние логичесности схем сравнени , вход щих в блок Схем 28 сравнени . В элементарном случае можно ограничитьс  двум  схемами , провер ющими следующие услови  1, 2. . Даже эти две схемы сравнени  дают возможность -реализовать не только .проверку диапазона адресов, используемых командами, но и производить цельш р д других проверок , позвол ющих установить зацикливание , превьщгение времени вьтолне- ни  программы и т.д.

Дл  эффективного использовани  устройства создано специальное программное обеспечение, позвол ющее записывать команды обращени  к устройству в удобном виде, а при необходимости - осуществл ть контроль каждой из выполн емых команд.

Устройство работает следующим образом .

После включени  устройства на вход 4 начальной установки устройст- ва подаетс  единичный сигнал, постукой единицы, а в регистр записываетс  информаци , поданна  на вход 16 устройства.

Таким образом, устройство принимаW ет информацию до тех пор, пока не заполнены все три регистра, в этом слу- чае все три триггера устанавлиютс  в состо$у1ие логической единицы. После этого на выходе четвертого элемен-

f5 та И 14 тоже по вл етс  логическа  единица. Этот сигнал поступает на первый вход п того элемента И 15, раз реша , если возникает необходимость, запись информации в блоки 22 и 25

20 пам ти, и на второй вход тоже подаетс  логическа  единица. Кроме того, сигнал поступает на вход инвертора 5, с выхода которого нулевой сигнал подаетс  на вторые входы первого 6,

25 второго 7 и третьего 8 элементов И, запреща  тем самым запись информации в каждый из регистров, и на вход элемента 10 задержки. Через промежуток времени, необходимый дл  обработки

пающий на первый вход счетчика 23 ад-30 записанной в регистры 17-19 инфор- реса и устанавливающий его в нуль, и через элемент ИЛИ 9 на первые входы триггеров 11 - 13 и устанавливающий их в нуль. С инверсных выходов этих триггеров нулевые значени  поступают на входы четвертого элемента И 14, с выхода которого нулевой сигнал подаетс , во-первых, через п тый элемент И 15 и инвертор 24, с выхода которого единичный сигнал поступает на вхо-40 поступает ды блоков 25 и 22 пам ти, тем самым запреща  в них запись информации, а, во-вторых, на вход инвертора 5, с выхода которого единичный сигнал подаетс  на вторые входы первого 6, вто- 45 второго 7 и третьего 8 элементов И, рого 7, третьего 8 элементов И, раз- разреша  запись информации в соответ- реша  запись информации в регистры 17-19.

После этого устройство готово к работе. При обращении к устройству адрес, поступивший на его вход 1, поступает в дешифратор 2, который подает единичный сигнал на третий вход соответству}ощего элемента И, в зави- „ .гистра 18 поступает в блок 25, а ин- симости от адреса выбираетс  первый 6, формаци  из второго регистра 19 - в второй 7 или третий элемент И 8. Если при этом на второй вход 3 устройства поступает тактовый сигнал, то с

мации, сигнал с его выхода через элемент ИЛИ 9 поступает на первые входы триггеров 11 - 13 и устанавливает их в состо ние логического нул , 35 Нулевые сигналы с их выходов поступают на входы четвертого элемента И 14, с выхода которого нулевой сигнал через п тый элемент И 15 подаетс  на инвертор 24, с выхода которого

единичный сигнал, запрещающий запись информации в блоки пам ти, и на вход инвертора 5, с выхода которого единичный сигнал попадает на вторые входы первого 6,

ствующие регистры.

Обработка информации, записанной в регистры, производитс  следующим образом. Данные из первого 18 и второго 19 регистров поступают на информационные входы блоков 22 и 25 пам ти , причем информаци  из первого ре50

блок 22. Кроме того, информаци  с выхода первого регистра 18 поступает на первые входы схем 28 сравнени , а

выхода выбранного элемента И вьщаетс  единичный сигнал, который поступает на вторые входы соответствующих триггеров и регистра, причем триггер

кой единицы, а в регистр записываетс  информаци , поданна  на вход 16 устройства.

Таким образом, устройство принимает информацию до тех пор, пока не заполнены все три регистра, в этом слу- чае все три триггера устанавлиютс  в состо$у1ие логической единицы. После этого на выходе четвертого элемен-

та И 14 тоже по вл етс  логическа  единица. Этот сигнал поступает на первый вход п того элемента И 15, разреша , если возникает необходимость, запись информации в блоки 22 и 25

пам ти, и на второй вход тоже подаетс  логическа  единица. Кроме того, сигнал поступает на вход инвертора 5, с выхода которого нулевой сигнал подаетс  на вторые входы первого 6,

второго 7 и третьего 8 элементов И, запреща  тем самым запись информации в каждый из регистров, и на вход элемента 10 задержки. Через промежуток времени, необходимый дл  обработки

записанной в регистры 17-19 инфор- поступает второго 7 и третьего 8 элементов И, разреша  запись информации в соответ-

мации, сигнал с его выхода через элемент ИЛИ 9 поступает на первые входы триггеров 11 - 13 и устанавливает их в состо ние логического нул , Нулевые сигналы с их выходов поступают на входы четвертого элемента И 14, с выхода которого нулевой сигнал через п тый элемент И 15 подаетс  на инвертор 24, с выхода которого

единичный сигнал, запрещающий запись информации в блоки пам ти, и на вход инвертора 5, с выхода которого единичный сигнал попадает на вторые входы первого 6,

записанной в регистры 17-19 инфор- поступает второго 7 и третьего 8 элементов И, разреша  запись информации в соответ-

гистра 18 поступает в блок 25, а ин- формаци  из второго регистра 19 - в

ствующие регистры.

Обработка информации, записанной в регистры, производитс  следующим образом. Данные из первого 18 и второго 19 регистров поступают на информационные входы блоков 22 и 25 пам ти , причем информаци  из первого ре

.гистра 18 поступает в блок 25, а ин- формаци  из второго регистра 19 - в

блок 22. Кроме того, информаци  с выхода первого регистра 18 поступает на первые входы схем 28 сравнени , а

10

513090306

с выхода второго регистра 19 - на вто- блоков 22 и 25 пам ти, которые по рые входы схем 28 сравнени . Если условие , провер емое в одной из схем 28, вьшолнилось, например число, поступившее из регистра 18, равно числу, поступившему из регистра 19, то на . выходе блока схем соответствующей схемы сравнени  по вл етс  единичный сигнал, который поступает на один из вторых входов блока элементов И 30, на один из первых входов которого с. дешифратора 29 команд тоже поступает единичный сигнал, причем вход выбираетс  в зависимости от кода, наход щегос  в регистре команд.

Если сигналы, поданные из дешифратора 29 команд и из схем 28.1 и 28.2 сравнени , попадают на первый и второй входы одного и того же элемента группы элементов И 30, т.е. выполн - 20 выбранных точек став т обращение к етс  именно то условие, которое зада- устройству, например, в виде макро- но кодом команды, то на соответствующем выходе блока элементов И по вл этому сигналу производ т запись информации , поданной на первые информа ционные входы из регистров 18 и 19, 5 по адресам, заданным счетчиком 23 адреса. Причем информаци  из регистра 18 записываетс  в блок 25 пам ти, а информаци  из регистра 19 - в блок 22 пам ти.

Рассмотрим последовательность контрол  программы с помощью предлагаемого устройства. В контролируемой программе выбираютс  точки, в которых по состо нию определенного регистра или области пам ти можно судить о правильности выполнени  программы Например, в точке 1 регистр Б должен быть равен 10, а в точке 2 регистр С должен быть меньше 12. В каждой из

15

команды КП (предполагаетс , что создано специальное программное обеспечение ) : в точке 1 КП 1, В, 10; в точ 25 ,ке 2 КП 2, С, 12. На месте этих мак рокоманд сгенерируютс  макрорасширени , на месте макрокоманды КП 1, В, 10 по витс  следующа  последовательность команд:

етс  единичный сигнал, а если сигналы , поданные из дешифратора команд и схем 28.1 и 28.2 сравнени , попадают на первый и второй входы разных элементов И группы 30, т.е. выполнилось не то условие, которое задавалось , или ни одно из условий, провер емых в схемах 28, не выполнилось, и с его вькодов не было подано ни одного единичного сигнала, то ни на одном из выходов группы элементов И 30 не по вл етс  единичный сигнал, Это означает, что содержимое провер емых регистров не  вл етс  допустимым и информацию о их состо нии необходимо записать в соответствующие блоки пам ти.

Запись осуществл етс  cлeдyюш м образом.Нулевые сигналы с выходов группы элементов И 30 поступают на входы элемента ИЛИ-НЕ 31 и на его выходе по вл етс  единичный сигнал. Он поступает на второй вход п того элемента И 15, и если на его первый вход тоже подан единичный сигнал.

команды КП (предполагаетс , что создано специальное программное обеспечение ) : в точке 1 КП 1, В, 10; в точ- 25 ,ке 2 КП 2, С, 12. На месте этих макрокоманд сгенерируютс  макрорасширени , на месте макрокоманды КП 1, В, 10 по витс  следующа  последовательность команд:

30 . MV1 А,1 - засылка кода 1 в регистр А;

CVT Е1 - вьщача кода по адресу Е11 MOV А,В - пересьшка содержимого

регистра А в регистр В; CVT Е2 - вьщача регистра А по адресу Е2;

MVI А,10 - засыпка в регистр А числа lOj

CVT ЕЗ - выдача регистра А по адресу ЕЗ.

В результате выполнени  этих команд в порты Е1, Е2, ЕЗ записана следующа  информаци : в Е1 - число 1; в Е2 - содержимое регистра Bj в ЕЗ - 45 число 10. Содержимое регистра порта Е1 (число 1) попадает в регистр команд и воспринимает как код 1, означающий , что нужно сравнить между со35

40

бой содержимое портов Е2 и ЕЗ (прове- т.ео запись в блоки 22 и 25 разреше- 50 рить условие ). Устройство осуще- на, то на его выходе по вл етс  еди- ствл ет эту провеку, и если условие ничньй сигнал, поступающий через эле- це выполн етс , записывает в соот- менты ИЛИ 21 на второй вход счетчи- ветствующие блоки пам ти содержимое ка 23 адреса, который увеличивает регистра В и число 10.

55

свое значение на единицу и выдает его на вторые (адресные) входы блоков 22 и 25 пам ти. Кроме того, сигнал с .выхода элемента И 15 через ин- врртор 24 поступает на третьи входы

Аналогичный набор команд сгенери- руетс  на месте макрокоманды КП 2, С 12. Здесь 2 - это коД, означающий, что нужно проверить условие С 12.

0

блоков 22 и 25 пам ти, которые по

0 выбранных точек став т обращение к устройству, например, в виде макро-

этому сигналу производ т запись информации , поданной на первые информа-. ционные входы из регистров 18 и 19, 5 по адресам, заданным счетчиком 23 адреса. Причем информаци  из регистра 18 записываетс  в блок 25 пам ти, а информаци  из регистра 19 - в блок 22 пам ти.

Рассмотрим последовательность контрол  программы с помощью предлагаемого устройства. В контролируемой программе выбираютс  точки, в которых по состо нию определенного регистра или области пам ти можно судить о правильности выполнени  программы. Например, в точке 1 регистр Б должен быть равен 10, а в точке 2 регистр С должен быть меньше 12. В каждой из

5

выбранных точек став т обращение к устройству, например, в виде макро-

команды КП (предполагаетс , что создано специальное программное обеспечение ) : в точке 1 КП 1, В, 10; в точ- ке 2 КП 2, С, 12. На месте этих макрокоманд сгенерируютс  макрорасширени , на месте макрокоманды КП 1, В, 10 по витс  следующа  последовательность команд:

. MV1 А,1 - засылка кода 1 в регистр А;

CVT Е1 - вьщача кода по адресу Е11 MOV А,В - пересьшка содержимого

регистра А в регистр В; CVT Е2 - вьщача регистра А по адресу Е2;

MVI А,10 - засыпка в регистр А числа lOj

CVT ЕЗ - выдача регистра А по адресу ЕЗ.

В результате выполнени  этих команд в порты Е1, Е2, ЕЗ записана следующа  информаци : в Е1 - число 1; в Е2 - содержимое регистра Bj в ЕЗ - число 10. Содержимое регистра порта Е1 (число 1) попадает в регистр команд и воспринимает как код 1, означающий , что нужно сравнить между со

Аналогичный набор команд сгенери- руетс  на месте макрокоманды КП 2, С 12. Здесь 2 - это коД, означающий, что нужно проверить условие С 12.

Таким образом, каждьй раз, когда контролируема  программа попадает в точки 1 и 2, провер ютс  заданные услови , и если они не вьшолн ютс , то содержимое регистров (В и С) и констант (числа 10 и.12) запоминаютс  в соответствующих блоках пам ти.

После того, как выполнение программы закончилось, по содержимому блока пам ти можно судить о правиль- ности ее работы. Если в блоки не была записана информаци , то программа выполн лась правильно (не было зарегистрировано ни одного невыполненного услови ). Если же в блоках пам ти информаци  есть, то по ее содержимому .можно узнать, в каких точках и сколько раз не выполн лись заданные услови .

Чтение информации из блоков пам ти производитс  следующим образом. Сначала на четвертый вход 4 устройства подаетс  единичный сигнал, поступающий , во-первых, на первый вход счетчика 23 адреса и устанавливающий его в нуль, во-вторых, через элемент ИЛИ 9 на первые входы триггеров 11 - 13 и устанавливает их в нуль. С выходов этих триггеров нулевые значени  поступают на входы четвертого але- мента И 14, с выхода которого нулевой Сигнал подаетс  через п тый элемент И 15 и инвертор 24, с выхода которого единичный сигнал nocTjmaeT на управл ющие входы блоков 22 и 25 пам ти , тем самым запреща  в них запись информации (разреша  чтение).

Затем на п тьй вход 20 устройства подаетс  единичный сигнал, он через элемент ИЛИ 21 поступает на второй вход счетчика 23 адреса, которьй увеличивает свое значение на единицу и вьщает его на вторые (адресные) входы блоков 22 и 25 пам ти. На выходах 26 и 27 блоков пам ти по вл ютс  значени  соответствующих  чеек, т.е. после того, как на вход 20 устройства подан первый сигнал, на его выходах 26 и 27 по вл етс  содержимое первых  чеек блоков 22 и 25 пам ти, а после того, как на вход 20 устройства подан второй сигнал, на его выходах 26 и 27 по вл етс  содержимое вторых  чеек блоков 22 и 25 пам ти. Таким образом, подава  сигналы на п тый вход 20 устройства с его первого 26 и второго 27 выходов, можно прочитат значени  всех  чеек блоков 22 и 25.

Claims (1)

1. Формула изобрет ени 

   Устройство дл  контрол  программ, содержащее первый и второй регистры условий, счетчик адреса, первьш и второй блоки пам тч, первый триггер, первую схему сравнени , группу элементов И, первьм и второй элементы ИЛИ, причем информационный выход счетчика адреса соединен с адресным входом первого блока пам ти, отличающеес  тем, что, с целью повьшгени  контролирующих возможностей , в устройство введены п ть элементов И, элемент ИЛИ-НЕ, регистр -команд , первый и второй элементы НЕ, дешифратор команд, второй и третий триггеры, элемент задержки, втора  схема сравнени  и дешифратор адреса, причем адресньй вход устройства соединен с входом дешифратора адреса, первый, второй и третий выходы которого соединены с первыми входами сооветственно первого, второго и третьего элементов И, выходы которых соединены с единичными входами соответственно первого, второго и третьего триггеров, вход начальной установки

   устройства соединен с первым входом

   1

   первого элемента ИЛИ и с нулевым входом счетчика адреса, информационный выход которого соединен с адресным входом второго блока пам ти, информационный вход устройства соединен с

   информационными входами регистра I

   команд, первого и второго perViCTpoB условий, выход регистра команд соединен с входом дешифратора команд, выходы которого соединены с первыми входами элементов И группы, выходы элементов И группы соединены с соответствующими входами элемента ИЛИ-НЕ выход первого элемента ИЛИ соединен с нулевыми входами первого, второго и третьего триггеров, единичные выходы которых соединены соответственн с первым, вторым и третьим входами четвертого элемента И, выход которог соединен с первым входом п того элемента И, и через элемент задержки - с вторым входом первого элемента ИЛИ выход четвертого элемента И соединен через первьй элемент НЕ с вторыми входами первого, второго и третьего элементов И, выходы которых соединены с входами записи соответственно регистра команд, первого и второго регистров условий, выход элемента

   91309.03010

   ИЛИ-НЕ соединен с вторым входом п то-регистров условий соединены соответ- го элемента И, выход которого соеди-ственно с перйымй и вторыми входами нен с первым входом второго элемен-первой и второй схем сравнени , вы- та ИЛИ и через второй элемент НЕ - сходы равенства которых соединены с входом блокировки записи первого и 5вторыми входами соответствующих эле- второго блоков пам ти, информацион-ментов И группы, тактовый вход устные первого и второго регист-ройства соединен с третьими входами ров условий соединены с информацион-первого, второго и третьего элемен- ными входами соответственно первоготов И, вход запуска устройства соеди- и второго блоков пам ти, выходы кото- 10нен с вторым входом второго элемен- рых  вл ютс  контрольными выходамита ИЛИ, выход которого соединен со устройства, выходы первого и второгосчетным входом счетчика адреса.