SU1309026A1 - Сигнатурный анализатор дл контрол цифровых блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных комплексах проверки сложных логических блоков широкой номенклатуры. Цель изоб1112 « 1-1 1 f V w./ ретени  - расширение функциональных возможностей за счет обеспечени  выдачи на контролируемый блок произво-- льных тестов большой длины с возможностью их зацикливани  и программного управлени  длительностью. Анализатор содержит блок 1 управлени , задатчик 2 тестов, блок 3 преобразовани  тестов , мультиплекстор 4, блок 5 сжати  информации, буферный регистр 6. В устройстве имеетс  возможность оперативно измен ть вьщачу определенного фрагмента теста. 1 з.п. ф-лы, 3 ил. А s (Л i б 4 1:4 со о QD О ьо О5

Description

Изобретение относитс  к вычислительной и контрольно-измерительной технике и может быть использовано в автоматизированных комплексах проверки сложных логических блоков широкой номенклатуры.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  выдачи на контролируемый блок произвольных тестов большой дли- ны с возможностью их зацикливани  и программного управлени  длительностью

На фиг.1 показана функциональна  схема сигнатурного анализатора дл  контрол  цифровых блоков; на фиг.2 - функциональна  схема блока преобразовани  тестов; на фиг.З - функциональна  схема блока управлени .

Сигнатурный анализатор дл  контрол  цифровых блоков (фиг.1) содержит блок 1 управлени , задатчик 2 тестов, блок 3 преобразовани  тестов, мультиплексор 4, блок 5 сжати  информации, буферный регистр 6, информационные выходы 7, информационные входы 8 и выходы 9 дл  подключени  соответственно выходов и входов контролируемого цифрового блока, входы 10 записи теста, входы 11 задани  фрагмента, вход 12 пуска, выход 13 конца фраг- мента.

Блок 3 преобразовани  тестов содержит демультиплексор 14,, кольцевые счетчики 15 и вычитающий счетчик 16.

Блок 1 управлени  содержит формирователь 17 импульсов, генератор 18 тактовых импульсов, элемент НЕ 19, счетчики 20 и 21, элементы И 22 и 23, формирователь 24 импульсов, формиро- ватель 25 синхросигналов.

Устройство работает следующим образом .

Из процессора ЦВМ через входы 10 записи теста в задатчик 2 тестов загружаетс  тестова  и служебна  информаци  .

На входах 11 задани  фрагментов устанавливаетс  информаци  о начальном адресе фрагмента и количестве адресов в нем.

Программируемый мультиплексор 4 соедин ет вход блока 5 сжати  информации с требуемым выходом контролируемого блока.

Блок 5 сжати  информации устанавливаетс  в начальное состо ние, задаетс  временной интервал анализа . (цепи управлени  мультиплексором 4 и блоком

5

5

О

0

.„

35

45

50

55

5сжати  информации от ЦВМ не показаны ) .

На вход 12 пуска из ЦВМ выдаетс  сигнал Цуск., Вычитающий счетчик 16 сбрасываетс  коротким импульсом с выхода формировател  17 импульсов (цепь сброса не показана). В счетчики 20 и 21 записываетс  соответственно начальный адрес фрагмента теста и число адресов в фрагменте. При этом импульсы тактового генератора 18 через разрешенный элемент И 22 и формирователь 24 импульсов поступают на суммирующий вход счетчика 20, на выходе которого формируетс  адрес, поступающий на задатчик 2 тестов. С выходов задатчи- ка 2 тестов информаци , содержаща  адрес первого кольцевого счетчика 15 и соответствующую тестовую информацию , поступает соответственно на группы адресных входов демультиплек- сора 14 и информационных входов параллельной записи кольцевых счетчиков 15.

Строб с первого выхода демультип- лексора 14 осуществл ет запись информации в первый кольцевой счетчик 15. Аналогично заноситс  информаци  во все кольцевые счетчики 15, число которых определ етс  числом входов контролируемого цифрового блока. Таким же образом в счетчик 16 записываетс  число тактов, в течение которых кольцевые счетчики 15 работают в режиме сдвига и с их выходов тестова  информаци  через буферный регистр 6 поступает на входы контролируемого блока.. В режиме записи информации в кольцевые счетчики 15 информаци  в буферный регистр 6 не заноситс , что исключает по вление случайных тестовых наборов на входах контролируемого блока.

После записи в счетчик 16 числа тактов на выходе задани  режима блока 3 преобразовани  тестов формируетс  команда, котора  запрещает блоку 1 управлени  перебор адресов задатчика 2 тестов и переключает кольцевые счетчики в режим сдвига записанной в них информации.

Запись инфо рмации в кольцевые счетчики 15 производитс  на максимальной частоте, а сдвиг информации и запись тестовых наборов в буферный регистр

6- на программируемой частоте, значение которой выбираетс  в соответствии с объектом контрол .

После отработки требуемого числа тактов в режиме сдвига на выходе задани  режима счетчика 16 формируетс  команда, котора  переводит блок 1 управлени  в режим перебора адреса 5 задатчика 2 тестов, а кольцевые счетчики 15 - в режим записи информации. Этот процесс повтор етс  до обнулени  счетчика 21.

Нулевой уровень на выходе 13 конца/О фрагментов свидетельствует об окончании отработки заданного фрагмента теста и блокирует работу устройства до получени  от ЦВМ новой команды Пуск.

Одновременно с вьщачей теста про- 15 изводитс  формирование сигнатуры контролируемого выхода в блоке 5 сжати  информации по сигналам с выхода синхронизации блока 1 управлени . Полученна  сигнатура через информационные20 выходы 7 анализатора поступает в ЦВМ, где производитс  сравнение полученной и эталонной сигнатур.

Процесс контрол  заканчиваетс  после определени  сигнатур на всех выходах контролируемого цифрового блока.

25

Claims (2)

1. Сигнатурный анализатор дл  контрол  цифровых блоков, содержащий блок управлени , задатчик тесто.в, блок преобразовани  тестов, мультиплексор и блок сжати  информации, информационный вход которого соединен с выходом мультиплексора, выход задани , режима блока преобразовани  тестов соединен с соответствующим входом

блока управлени , выходы записи, сдви-40 чиков и вычитающего счетчика объеди- га и стробировани  которого соединены с соответствующими входами блока преобразовани  тестов, группы адресных и информационных входов которого соенены и образуют группу информационных входов блока преобразовани  тестов , входы управлени  режимом кольцевых счетчиков объединены и подключены

динены с группами соответствующих вы-45 к выходу переполнени  вычитающего

ходов задатчика тестов, группа адрес ных входов которого соединена с группой соответствующих выходов блока управлени , выход синхронизации которого соединен с входом синхронизации 50 блока сжати  информации, группа выходов которого  вл етс  группой информационных выходов анализатора, группа, информационных входов мультиплексора

счетчика и образуют выход задани  режима блока преобразовани  тестов, вход вычитани  вычитающего счетчика  вл етс  входом стробировани  блока преобразовани  тестов, группа адресных входов и вход записи демультиплексора  вл ютс  соответствующими входами блока преобразовани  тестов.

2. Анализатор поп.1, отлича вл етс  группой информационных вхо- 55 ю щ и и с   тем, что блок управлени 

дов анализатора дл  подключени  выходов контролируемого блока, отличающийс  тем, что, с целью

5

/О

5 0

5

0

5

расширени  функциональных возможностей за счет обеспечени  выдачи на контролируемый блок произвольных тестов большой длины с возможностью их зацикливани  и программного управлени  длительностью, анализатор содержит буферный регистр, группа информационных входов которого соединена с группой информационных выходов блока преобразовани  тестов, стробирующий вход которого объединен со стробирую- щим входом буферного регистра, группа выходов которого  вл етс  группой ин- форма.ционных выходов анализатора дл  подключени  входов контролируемого блока, группа информационных входов задатчика тестов  вл етс  группой входов записи теста анализатора, группа входов начального адреса и числа адресов блока управлени  образует группу входов задани  фрагмента анализатора , вход пуска и выход конца фрагмента блока управлени   вл ютс  соответствующими входом и выходом анализатора , блок преобразовани  тестов содержит вычитающий счетчик, демуль- типлексор и группу кольцевых счетчиков , синхровходы параллельной записи которых соединены с соответствующими выходами демультиплексора, последний вЬ1ход которого соединен с синхровхо- дом параллельной записи вычитающего счетчика, выходы кольцевых счетчиков образуют группу информационных выходов блока преобразовани  тестов, синхровходы сдвига кольцевых счетчиков объединены и  вл ютс  входом сдвига блока преобразовани  тестов, группы информационных входов кольцевых счетчиков и вычитающего счетчика объеди-

нены и образуют группу информационных входов блока преобразовани  тестов , входы управлени  режимом кольцевых счетчиков объединены и подключены

счетчика и образуют выход задани  режима блока преобразовани  тестов, вход вычитани  вычитающего счетчика  вл етс  входом стробировани  блока преобразовани  тестов, группа адресных входов и вход записи демультиплексора  вл ютс  соответствующими входами блока преобразовани  тестов.

2. Анализатор поп.1, отличасодержит генератор тактовых импульсов, два счетчика, два формировател  импульсов , формирователь синхросигналов.

два элемента И и элемент НЕ, причем группа информационных входов параллельной записи первого счетчика  вл етс  группой входов начального адреса блока, вход сложени  первого счетчика j соединен с входом вычитани  второго счетчика, с выходом второго формировател  импульсов и  вл етс  выходом записи блока, синхровходы счетчиков объединены- и соединены с выходом пер-tO вого формировател  импульсов, группа выходов первого счетчика  вл етс  группой адресных выходов блока, группа информационных входов параллельной записи второго счетчика  вл етс  груп-15 пой входов числа адресов блока, выход переполнени  второго счетчика соединен с первыми входами первого и второго элементов И и  вл етс  выходом конца фрагмента блокаj вход пуска блока соединен с входом первого формировател  импульсов и с вторыми входами первого и второго элементов И, третьи входы которых объединены и подключены к выходу генератора тактовых импульсов , вход режима блока соединен с входом элемента НЕ и четвертым входом второго элемента И, выход элемента НЕ соединен с четвертым входом первого элемента И, выход которого соединен с входом второго формировател  импульсов , выход второго элемента И соединен с входом формировател  синхросигналов , выходы сдвига, стробировани  и синхронизации которого  вл ютс  соответствующими выходами блока.

utt

етИ

впП

Риг.}

Редактор Н,Тупица

Составитель С.Староихин

Техред Б.Кадар Корректор,А,Т ско

Заказ 1799/41Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4