SU1307340A1

SU1307340A1 - Измерительный преобразователь угловой скорости

Info

Publication number: SU1307340A1
Application number: SU853939465A
Authority: SU
Inventors: Евгений Григорьевич Энтин; Михаил Христофорович Лейбович; Евгений Шумилович Гутник
Priority date: 1985-08-08
Filing date: 1985-08-08
Publication date: 1987-04-30

Abstract

Изобретение может быть использовано дл преобразовани скорости вращени валов в кодированный элект - рический сигнал с применением микропроцессорной техники. Цель изобретени - расширение диапазона ч повьше- ние точности преобразовани во всем диапазоне. Схема 6 управлени обеспечивает тактирование сигналов в устройстве опорной частотой синтезатора 2, что обеспечивает согласование работы всех узлов во времени. При изменении входной частоты измен етс врем между входными импульсами, соответственно измен етс выходной код Р регистра 3. При выходе кода Р из заданного допуска контроллер 7 кода i (Л

Description

1307 ЗАО

измен ет значение коэффициента мае- устройства определ етс значени ми штабированик М до получени кода допуска выходного кода Р и контроллера в требуемых пределах. Быстродействие 7 кода.

1

Изобретение относитс к измерительной технике и может быть использовано дл преобразовани скорости вращени валов в. кодированный электрический сигнал с применением микро- процессорной техники.

Цель изобретени - расширение диа пазона и повышение точности преобразовани во всем диапазоне.

На чертеже представлена функцио нальна схема устройства.

Измерительный преобразователь угловой скорости содержит источник 1 импульсов, синтезатор 2 частоты, вы- ходной регистр 3, реверсивный сумматор 4, схему 5 совпадени и схему 6 управлени . Преобразователь снабжен контроллером 7 кода, имеющим выход Коэффициент масштабировани , вл ю- щийс дополнительным информационным выходом преобразовател . Источник 1 импульсов соединен со схемой 6 управлени , выходы cxetvibi управлени соединены с входами контроллера 7 ко- да, реверсивного сумматора 4, выходного регистра 3 и схемы 5 совпадени . На вход синтезато1 а 2 частоты поступает опорна частота . выходной регистр 3 соединен с синтезатором 2 час тоты и контроллером 7 кода. Выходной код регистра 3 вл етс вторым информационным выходом Р. Выход синтезатора 2 частоты через схему 5 совпадени соединен с входом вычитани сумматора 4, а выход контроллера 7 кода соедине с входом сложени сумматора 4„ Выходной информационный сигнал контроллера 7 кода обозначен М, выходной сигнал запрета передачи схемы управлени NS. Выход реверсивного сумматора 4 соединен с входом регистра 3«

Преобразователь работает ледующим образом.

В установившемс режиме по передне му фронту каждого импульса частоты у , поступающей на схему 6 управлени , вырабатываетс сигнал Запрет

5 0 5 0 5 0

5

передачи NS, в течение которого управл юща вычислительна машина или микропроцессор не производит прием информации от данного измерительного преобразовател , при этом разрешаетс перенос информации из реверсивного сумматора 4 в выходной регистр 3. Контроллер 7 кода производит анализ кода Р выходного регистра 3, например, по признаку заполнени старших разр дов и вырабатывает по сигналу схемы б управлени значение коэффициента масштабировани М, соответствующего Требуемому заполнению выходного регистра 3 и удовлетвор ющего условию FJ. FBX Значение коэффициента масштабировани М в параллельном или последовательном коде поступает на.информационный выход измерительного преобразовател и одновременно записываетс в реверсивный сумматор 4, на вход вычитани которого через схему 5 совпадени схема 6 управлени разрешает прохождение импульсов выходной частоты Eg синтезатора 2.

Схема 6 управлени обеспечивает тактирование сигналов в измерительном преобразователе опорной частотой F синтезатора 2, чем обеспечиваетс согласование работы узлов преобразовател во времени. При изменений входной .частоты F вхизмен етс врем между входными импульсами, соответственно измен етс выходной код Р регистра 3. При выходе кода Р из заданного до- .пуска контроллер кода измен ет значение числа М до получени кода в требуемых пределах. В предлагаемом преобразователе не только расшир етс диапазон работы идостигаетс высока посто нна относительна точность преобразовани по диапазону, но и значительно повьшшетс быстродействие путем введени дополнительного контура оперативного изменени числа М, что уменьшает амплитуду переходных процессов. Быстродействие преобразо313

вател определ етс значени ми допуска выходного кода Р и быстродействием контролдера 7 кода. Выходными сигна-i лами преобразовател на управл ющую вычислительную машину или процессор вл ютс значени выходного кода Р и коэффициента масштабировани М.

При отсутствии сигнала Запрет передачи NS выходной код Р и значе- ние коэффициента масштабировани М поступают в управл ющую вычислительную машину или микропроцессор, вырабатывающие управл ющий сигнал, про- порциональньш угловой скорости дл системы автоматического управлени контролируемым объектом. Сигнал NS фиксирует момент изменени кода.

Claims

Формула изобретени

Измерительньш преобразователь угловой скорости, содержащий источник импульсов, синтезатор частоты, выходной регистр, реверсивный сумматор.

Редактор С. Лисина

Составитель Ю. Мручко

Техред Л.ОлейниК Корректор) С. Шекмар

Заказ 1625/43 . Тираж 777 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

j

0 5

0

5

404

схему совпадени и схему управлени , отличающийс тем, что, с целью расширени диапазона и повышени точности преобразовани по диапазону, он снабжен контроллером кода, имеющим выход Коэффициент масштабировани , который вл етс дополнительным информационным выходом преобразовател , при этом вход контроллера и вход синтезатора частоты подключены к шине данных выходного регистра, вл ющейс вторым информационным выходом преобразовател , ВЫХОД-, контроллера кода соединен с входом сложени реверсивного сумматора , а выход последнего - с информационным входом выходного регистра, выход синтезатора частоты через схему совпадени присоединен к /входу вычитани реверсивного сумматорЭ} вход схемы управлени подключен к выходу источника импульсов, а ее выходы - к соответствующим входам контроллера кода, реверсивного сумматора, выходного регистра и схемы совпадени .