SU1305685A1 - Устройство дл формировани остатков по модулю - Google Patents

Устройство дл формировани остатков по модулю Download PDF

Info

Publication number
SU1305685A1
SU1305685A1 SU853968649K SU3968649K SU1305685A1 SU 1305685 A1 SU1305685 A1 SU 1305685A1 SU 853968649 K SU853968649 K SU 853968649K SU 3968649 K SU3968649 K SU 3968649K SU 1305685 A1 SU1305685 A1 SU 1305685A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
bit
transfer
inputs
adder
Prior art date
Application number
SU853968649K
Other languages
English (en)
Inventor
Николай Вячеславович Черкасский
Original Assignee
Львовский политехнический институт им.Ленинского комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Львовский политехнический институт им.Ленинского комсомола filed Critical Львовский политехнический институт им.Ленинского комсомола
Application granted granted Critical
Publication of SU1305685A1 publication Critical patent/SU1305685A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Complex Calculations (AREA)

Description

следней группы, выходы одноразр дных сумматоров группы блока свертки  вл ютс  выходом устройства, выходы суммы одноразр дных сумматоров последней группы и выход переноса s-ro одноразр дного сумматора последней группы соединены соответственно с первыми входами элементов И группы блока свертки , причем в блоке свертки первые входы (р+1)-го и (s+1)-ro элементов И группы соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого и первые входы элементов И, кроме (р+1)-го и (s+1)-го,группы соединены соответственно с входами элемента И,
1
Изобретение относитс  к вычислительной технике и предназначено дл  формировани  остатков по модул м чисел Мерсенна, которые имеют вид Мр 2-1, где р - простое число, и ис- пользуютс  при цифровой обработке сигналов.
Целью изобретени   вл етс  расширение области применени  за счет формировани  остатков по модулю чисел Мерсенна.
На фиг. 1 представлена схема устройства дл  формировани  остатков по модулю; на фиг. 2 представлена схема блока свертки.
Устройство дл  формировани  остатков по модулю (фиг. 1) содержит одноразр дные сумматоры 1.1-l.p, объединенные в группы 2.1-2(1-1), блок 3 свертки, вход 4 блока 3 свертки,выход 5 устройства. Блок 3 свертки (фиг. 2) содержит группу элементов И 6.1-б.р, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, элемент И 8, группу одноразр дных сумматоров 9.1-9.р.
В основу принципа работы положены следующие соображени .
Исходное число А может быть представлено в виде многочлена
А А
А .
+ А, 2 + . , .
(1)
Остаток от делени  многоразр дного числа А на модуль числа Мерсенна Мр равен
инверсный выход которого соединен с вторыми входами элементов И группы, - выходы которых, кроме (р+1)-го, соединены с входами первого слагаемого соответствующих одноразр дных сумматоров группы, выход (р+1)-го элемента И группы соединены с входом второго слагаемого (s+1)-ro одноразр дного сумматора группы, выход переноса р-го одноразр дного сумматора группы соединен с входом переноса первого одноразр дного сумматора группы, выход переноса k-ro одноразр дного сумматора группы соединен с входом переноса (k+1)-ro одноразр дного сумматора группы.
А МР :АО+А,
+А,
м
р
S
0
5
0
где Ад,А,А2... - последовательные группы двоичных чисел по р-разр дов, начина  с младших.
В соответствии с (1) и (2) вес р-ого разр да суммы (2) равен весу младшего разр да, в св зи с чем выходы переносов старших р-разр дов сумматоров могут быть соединены с входами переносов младших разр дов, что позвол ет синтезировать пр моугольную матрицу сумматоров с диагональной цепью распространени  сигнала переноса . На выходе матрицы сумматоров должен быть блок свертки, назначение которого состоит в преобраз овании входного (р+О-разр дного кода в р- разр дный остаток.
Устройство дл  формировани  остатков по модулю (фиг. 1 и 2) работает следующим образом:
Рассмотрим работу устройства на примере формировани  остатка от 32- разр дного числс по модул м числа Из 7.
Исходное 32-разр дное число (фиг.1) развито на трехразр дные числа А ... ... . В этом случае устройство содержит группы 2.1-2.16, в каждой из которых по три сумматора 1.1-1.3, а в группе 2.9 - два сумматора,так как число двухразр дное. В первой группе 2.1 наблюдаетс  сумма чисел Ар + , в коде с сохранением переносов , в последующих группах складываютс  полученный результат со следующим числом Л также в коде с сохранением переносов, при этом единицу
ров 9, так как при наличии хот  бы одного нулевого сигнала на входе элемента И 8, на входе его будет единичный сигнал. Только код со всеми
переноса из старшего сумматора сумми- ; единичными сигналами поступит на входы cvMMaTODOB 9 в виде нулевых сигналов . Правомерность такого преобразовани  вытекает из того, что остаток 111 по модулю Mj 114 равен
с младщим разр дом следующей группы.
В блоке 3 элемент И 8 не преп тствует прох-ождению сигналов с входа 4 через элементы И 6 на входы суммато- Ш 000.
/li
бл-f--- QLP
/А2 ffjp-; ... fl 2p
ров 9, так как при наличии хот  бы одного нулевого сигнала на входе элемента И 8, на входе его будет единичный сигнал. Только код со всеми
/If
flzp-/ Qp
Ao flo
Сг  АО
Ai Лг
.
I
Li / Х ГТ у1ф|/
ф ф l
Afi
Pu2j
«.Р
. V.5
V eVт
Фиг
Редактор Г. Гербер
Составитель В. Клюев Техред А.Кравчук
Заказ 1453/47Тираж 673Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
J
Фиг.2
Корректор Л. Патай

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ОСТАТКОВ ПО МОДУЛЮ, содержащее (1-1) группу одноразрядных сумматоров (1 =
    Г n I
    - J, где р - разрядность числа, р - простое число), причем входы пер вого, второго слагаемого и переноса одноразрядных сумматоров первой группы соединены соответственно с первой, второй и третьей группы по р-разрядов информационного входа устройства,вы ходы суммы одноразрядных сумматоров i-й группы соединены с входами первого слагаемого соответствующих одноразрядных сумматоров (1+1)-й группы i = = 1-(1-3), входы второго слагаемого одноразрядных сумматоров (1+1)-й группы соединены соответственно с разрядами (1+3)-й группы информационного входа устройства, выход переноса k-го (к=1-п-1) одноразрядного сумматора i-й группы соединен с входом переноса (к+1)-го одноразрядного сумматора (1+1)-й группы, выходы суммы одноразрядных сумматоров предпоследней группы соединены с входами первого слагаемого соответствующих одноразрядных сумматоров последней группы, выход переноса j-ro одно-, разрядного сумматора предпоследней группы (j = 1-s, s=n-p(l-2) соединен с входом второго слагаемого (j+1)-ro одноразрядного сумматора последней группы, вход переноса j-ro одноразрядного сумматора последней группы соединен с выходом переноса (j-1) одноразрядного сумматора последней группы, выход переноса t-ro одноразрядного сумматора последней группы (t=s+1-p-1) соединен с входом переноса (t+1)-ro одноразрядного сумматора последней группы, отличающееся тем, что, с целью расширения области применения за счет фор- s мирования остатков по модулю чисел Мерсенна, оно содержит блок свертки, содержащий группу одноразрядных сумматоров, группу элементов И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем выход переноса р-го одноразрядного сумматора i-й группы соединен с входом переноса первого одноразрядного сумматора (1+1)-й группы, выход переноса р-го одноразрядного сумматора последней группы соединен с входом переноса первого одноразрядного сумматора последней группы,выход переноса s-ro одноразрядного сумматора (1-3)-ей. группы соединен с входом переноса (s+1)-ro одноразрядного сумматора последней группы, выходы суммы одноразрядных сумматоров с (s+l)-ro по ρ-й (1-3)-й группы соединены с входами первого слагаемого соответствующих одноразрядных сумматоров последней группы, выход переноса t-ro одноразрядного сумматора (1-3)-ей группы
    SU <„,1305685 соединен с входом второго слагаемого (t+1)-ro одноразрядного сумматора по1305685 следней группы, выходы одноразрядных сумматоров группы блока свертки являются выходом устройства, выходы суммы одноразрядных сумматоров последней группы и выход переноса s-ro одноразрядного сумматора последней группы соединены соответственно с первыми входами элементов И группы блока свертки, причем в блоке свертки первые входы (р+1)-го и (s+1)-ro элементов И группы соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого и первые входы элементов И, кроме (р+1)-го и (s+1)-го,группы соединены соответственно с входами элемента И, инверсный выход которого соединен с вторыми входами элементов И группы, — выходы которых, кроме (р+1)-го, соединены с входами первого слагаемого соответствующих одноразрядных сумматоров группы, выход (р+1)-го элемента И группы соединены с входом второго слагаемого (s+1)-ro одноразрядного сумматора группы, выход переноса р-го одноразрядного сумматора группы соединен с входом переноса первого одноразрядного сумматора группы, выход переноса k-го одноразрядного сумматора группы соединен с входом переноса (к+1)-го одноразрядного сумматора группы.
SU853968649K 1985-10-21 1985-10-21 Устройство дл формировани остатков по модулю SU1305685A1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853968649A SU1305684A1 (ru) 1985-10-21 1985-10-21 Устройство дл формировани остатков по модулю

Publications (1)

Publication Number Publication Date
SU1305685A1 true SU1305685A1 (ru) 1987-04-23

Family

ID=21202446

Family Applications (2)

Application Number Title Priority Date Filing Date
SU853968649A SU1305684A1 (ru) 1985-10-21 1985-10-21 Устройство дл формировани остатков по модулю
SU853968649K SU1305685A1 (ru) 1985-10-21 1985-10-21 Устройство дл формировани остатков по модулю

Family Applications Before (1)

Application Number Title Priority Date Filing Date
SU853968649A SU1305684A1 (ru) 1985-10-21 1985-10-21 Устройство дл формировани остатков по модулю

Country Status (1)

Country Link
SU (2) SU1305684A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1084798, кл. G 06 F 11/08, 1982. Гаврилов Ю.В., Пучке A.M. Арифметические устройства быстродействующих ЭЦВН. - М.: Советское радио, 1970, с. 150, рис. 3.3.2. *

Also Published As

Publication number Publication date
SU1305684A1 (ru) 1987-04-23

Similar Documents

Publication Publication Date Title
SU1305685A1 (ru) Устройство дл формировани остатков по модулю
SU1667059A2 (ru) Устройство дл умножени двух чисел
SU1716609A1 (ru) Кодирующее устройство кода Рида-Соломона
SU1244662A1 (ru) Устройство дл умножени двух чисел
SU1649679A1 (ru) Устройство дл кодировани по векторному методу
RU2020556C1 (ru) Устройство для формирования сигнала переполнения
RU2251144C1 (ru) Устройство для умножения чисел в коде &#34;1 из 4&#34;
SU1575177A1 (ru) Устройство дл извлечени квадратного корн
SU1449986A1 (ru) Устройство дл формировани остатков по модулю
SU1300462A1 (ru) Устройство дл сложени
SU1156057A1 (ru) Преобразователь @ -значного двоичного кода в @ -значный
SU1100639A1 (ru) Устройство дл исправлени ошибок в блоках пам ти
SU1341632A1 (ru) Устройство дл суммировани избыточных кодов
SU1472900A1 (ru) Последовательный сумматор
SU1105896A1 (ru) Пирамидальна свертка по модулю три
SU1257637A1 (ru) Устройство дл делени
SU1280389A1 (ru) Устройство дл вычислени произведени векторов (его варианты)
SU1501043A1 (ru) Устройство дл умножени
SU1163321A1 (ru) Устройство дл сложени многоразр дных @ -ичных чисел
SU1035601A2 (ru) Устройство дл умножени
SU898422A1 (ru) Многовходовое суммирующее устройство
RU2045772C1 (ru) Устройство для формирования предсказанных сигналов четности при сдвигах двоичных кодов
SU1007098A1 (ru) Устройство дл формировани позиционных признаков непозиционного кода
SU1462297A1 (ru) Матричное устройство дл делени
SU401994A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ