SU1302293A1 - Анализатор спектра Фурье - Google Patents

Abstract

Изобретение относитс  к специализированным .средствам вычислительной техники, предназначенным дл  определени  спектральных свойств смежных сигналов в задачах идентификации объектов. Цель изобретени  - упрощение устройства. Поставленна  цель достигаетс  за счет того, что анализатор содержит входной регистр, преобразователь код - частота, счетчик, регистр сдвига, первый элемент ИЛИ, три блока злементов И, элемент И, блок пам ти, мультиплексор, второй элемент ИЛИ, счетчик, блоки элементов И, формирователь адреса, сумматор по модулю два, блок усреднени , демульти- плексор, блок регистров и синхронизатор . 1 з.п. ф-лы, 4 ил. (Л С

Description

Изобретение относитс  к специализированным средствам измерительной техники, предназначенным дл  определени  спектральных свойств ложных сигналов в задачах идентификации объ- актов, например в технической диагностике , радиосв зи, океанологии.

Цель изобретени  - упрощение анализатора за счет формировани  кодов произведений в одном счетчике импуль- сов и использовани  процедуры записи-считывани  кодов произведений в буферный блок пам ти.

На фиг.1 представлена функциональна  схема анализатора спектра Фурье, на фиг.2 - формирователь адреса; на фиг.З - формирование отсчетов sin в регистре сдвига; на фиг,4 - изменение знака функций.

Анализатор спектра Фурье содержит входной регистр 1, преобразователь 2 код - частота, счетчик 3, регистр 4 сдвига (К-входовой), элемент ИЛИ 5, блок элементов И 6, элемент И 7,блок 8 пам ти (произведений), мультиплек- сор 9, элемент ИЛИ 10, счетчик 11, блоки элементов И 12 и 13, формирователь 14 -адреса, сумматор 15 по модулю два, блок 16 усреднени , демульти- плексор 17, блок регис-тров 18 пам - ти, содержащий генератор 20 тактовых импульсов, счетчик 21, элемент 22 задержки , элементы ИЛИ 23-26, RS-триг- гер 27 и элементы И 28 и 29.

Формирователь 14 адреса (фиг.2) содержит RS-триггер 30, регистр 31 (коэффициентов), элемент 2И-ИЛИ 32, элемент ИЛИ 33, элементы 34 и 35 задержки , счетчик 36, накапливающие сумматоры 37-39, сумматор-вычитатель 40, 41 сравнени  и элемент 42 задержки.

Анализатор спектра работает следующим Образом.

В исходном состо нии все блоки обнулены , в генераторе 20 установлена необходима  частота тактовых импульсов , а в счетчике 21 установлен коэффициент пересчета дл  задани  часто- ты записи входных отсчетов сигнала в регистр 1. В регистр 31 коэффициенN N тов записаны коды чисел -т- и :rj дл 

пересчета в формирователе 14 адреса кодов адресов к первой четверти периода гармонической функции. При этом К N/4 выходов регистра 4 сдвига установлены через такое количество разр дов , что на каждый i-й выход сдвигаемый единичный 1 импульс поступает через интервал времени после импульса с предыдущего (i-l)-ro выхода, образу  р д интервалов Гл с, Л с ) . . пропорциональных приращени м синусной функции на первой четверти представлени .

При начале работы на вход 1 запуска синхронизатора 19 подаетс  единичный запускающий импульс (например , нажатием кнопки Пуск происходит разр д накапливающей С-цепочки). Единичный импульс 1 поступает через элемент ИЛИ 23 на входы обнулени  входного регистра 1, преобразовател  2 код - частота и счетчика 3, а через элемент 22 задержки, элементы ИЛИ 24 и 25 на вход RS-триггера 27 и одновременно через элемент ИЛИ 26 и первый выход синхронизатора 19 на входы тактовый и записи регистра 4 сдвига и тактовый вход блока регистров 1: в регистр 1 записываетс  первый отсчет Х входного сигнала в виде модул  |х,| и знака sgn (X,), а в первую  чейку регистра сдвига 4 записан при этом единичный импульс 1, который последовательно начинает сдвигатьс  по тактовым импульсам с генератора 20 через открытый элемент И 28 и элемент ИЛИ 26.

Подключенный к входу преобразовател  2 код - частота код |.Х,( преобразуетс  в поток импульсов соответствующей частоты F , которые подаютс  на счетный вход счетчика 3, формиру  в нем текущие значени  кодов 0,,;.

Сдвигаемый при этом в регистре 4 сдвига импульс 1 через интервал времени дТ, поступает на его первый выход, с которого через элемент ИЛИ 5 подаетс  на вход блока элементов И 6, разреша  считывание кода 0,,, с выхода счетчика 3 в блок 8 пам ти. При дальнейшем сдвиге импульса 1 в регистре 4 сдвига он последовательно поступает через различные интервалы

времени й С , л.

Лс,

на соответствующие 2,3К-й выходы, с которых подаетс  через элемент ИЖ 5 на вход блока элементов И 6 и через открытый элемент И 7 и элемент ИЛИ 10 на вход счетчика 11. Благодар  этому в соответствующие моменты времени с выхода счетчика 3 считываютс  коды

«.2 ) 13) ® 1,к и по адресам записи А,; , подключенным к адресному

входу блока 8, записываютс  в соответствующие  чейки блока 8 пам ти.

Так как счетчик 3 непрерывно считает количество импульсов в потоке

Ч на заданный интервал времени J дТ;

in

(причем частота F, пропорциональна амплитуде отсчета X,), то в результате в i-x  чейках блока В пам ти запоминаютс  коды 9,; пропорциональные произведению отсчета Х на соответствующую i-ю выборку четверти периода синусной функции (фиг.З):

6.. X -sin ( ЛТ;),,К.

ные услови  (фиг.4) дл  изменени  .20 знака sig 6rnj в блоке 16 задаютс  изменением кода в сумматоре 39, подключенному к входу в узла 41 сравнени . При этом в блоке 16 .операции осущеПосле сдвига импульса 1 на К-й выход регистра 4 сдвига он поступает также на свой вход Сброс, обнул   регистр 4 сдвига, через вход синхронизатора 19 на вход начальной установки RS-триггера 27, который сраба- 25 соответствии с выражением тывает, закрыва  элемент И 2В, а через элемент ИЛИ 23 подаетс  на входы j обнулени  входного регистра 1, преобразовател  2 код - частота и счетчика 3.

Одновременно импульс 1 поступает на третий вход формировател  14 адреса дл  установки начального кода

Y

(.j

,j }

30

где

О или 1, соответствующие положительному или отрицательному знаку входных отсчетов Sgn функци , считываетс  с блока В пам ти. Б начале процедуры считывани  кодов на третий вход формировател  14 адреса поступает с К-го входа регистра 4 сдвига импульс, осуществл ющий установку первого граничного услови : по импульсу, поступающему на вход S, RS-триггер 30 срабатывает, открыва  элемент И группы элементов 2И-ЙЛИ 32, через который на В входы сумматоров

35

Ад N/4, а на второй (тактовый) вход начинают поступать тактовые импульсы с выхода элемента И 29. Тактовые импульсы также поступают через элемент ИЛИ 10 на счетный вХод счетчика 11, формиру  текущие адреса А , подключенные через элемент И 13 к входу демультиплексора 17. Таким образом, одновременно с формированием кодов адресов А„;, осуществл ющих считывание произведений б с К выходов бло0

О или 1, соответствующие положительному или отрицательному знаку входных отсчетов Sgn функци , считываетс  с блока В пам ти. Б начале процедуры считывани  кодов на третий вход формировател  14 адреса поступает с К-го входа регистра 4 сдвига импульс, осуществл ющий установку первого граничного услови : по импульсу, поступающему на вход S, RS-триггер 30 срабатывает, открыва  элемент И группы элементов 2И-ЙЛИ 32, через который на В входы сумматоров

оп 38 и 39 подключаетс  код А- К N/4,

ка 8 пам ти через мультиплексор 9 на „ о

«„„,„ ле. „„„„.„ л,„„„„ который записываетс  в накапливающий

сумматор 39, а через врем , заданное

вход блока 16, производитс  формирование кодов адресов Ар, осуществл ю- 1ЦИХ распределение результатов усреднений дл  записи в блок регистров 1В.

элементом 35 задержки,.зтот импульс поступает на тактовый вход сумматора

Так как дл  вычислени  спектра „ 8, осуществл   запись в него ко па А Фурье необходимо определ ть действи- о

тельную (ReS) и мнимую ) состав- Поступающие на вход 2 формирова- л ющие, т.е. осуществл ть cos-преоб- тел  14 адреса т.ктовые импульсы по- разование Фурье и sin-преобразование даютс  на тактовый вход накапливаю- фурье, то в блок регистров 18 из щего сумматора 37 и через элемент 42 ка В пам ти произведений коды необходимо считывать в определенной пос- ледоватепьности: дл  определени 

задержки - на тактовый вход суммато- ра-вычитател  40: в накапливающий сумматор 37 при каждом такте считываютс  кода: m Д А 1 с выхода счетчиI S считываютс  коды где i

О,1,2,.,.,К,.,.,1,0,1,... в течение i N тактов, а дл  ReS - коды , где j (к-i), т.е. считываютс  коды из  чеек К, (К-1), (К-2),..., 5 1,0,1,...,(К-1),К,... блока 8 пам ти. Следовательно, на вход блока 16 считываютс  коды произведени  .С,; X,- sin 27 f (i & () или произведени  C,,j x;.cos 2 |Г f (j.u€:).

Процедура опроса содержимого блока В пам ти и записи результата усреднени  в блоке регистров 1В выполн етс , например, при определении ReS, следующим образом.

Прр обработке первого отсчета сигнала Х формирователь 14 адреса (фиг.2) осуществл ет формирование кодов А „,; с шагом л А m 1, а граничШ

15

ные услови  (фиг.4) дл  изменени  0 знака sig 6rnj в блоке 16 задаютс  изменением кода в сумматоре 39, подключенному к входу в узла 41 сравнени . При этом в блоке 16 .операции осуще соответствии с

Y

(.j

соответствии с выражением j

где

0

О или 1, соответствующие положительному или отрицательному знаку входных отсчетов Sgn функци , считываетс  с блока В пам ти. Б начале процедуры считывани  кодов на третий вход формировател  14 адреса поступает с К-го входа регистра 4 сдвига импульс, осуществл ющий установку первого граничного услови : по импульсу, поступающему на вход S, RS-триггер 30 срабатывает, открыва  элемент И группы элементов 2И-ЙЛИ 32, через который на В входы сумматоров

Поступающие на вход 2 формирова- тел  14 адреса т.ктовые импульсы по- даютс  на тактовый вход накапливаю- щего сумматора 37 и через элемент 42

задержки - на тактовый вход суммато- ра-вычитател  40: в накапливающий сумматор 37 при каждом такте считываютс  кода: m Д А 1 с выхода счетчика 36, благодар  чему в накапливающем сумматоре 37 последовательно формируютс  коды О,1,2,3...,т i, а на выходе сумматора-вычитател  40 формируетс  разность

A,j IK - m.il.

Следовательно, поступа  на адресный вход мультиплексора 9, этот код осуществл ет последовательное считывание информации с  чеек К, (К-1), (К-2),... блока 8 пам ти, котора  поступает в усреднитель 16 и, по адресам , задаваемым счетчиком 11 на ад ресный вход демультиплексора 17,распредел етс  в  чейки 1 1,2,...

N

К -т- блока регистров 18. После записи кода в  чейку /4 блока регист- ров 18 в нем оказываетс  накопленной 1/4 периода функции ReS, 9,; , после чего с выхода узла 41 сравнени  на сумматор 15 по модулю два поступает импульс изменени  знака ВТО-, рого слагаемого в блоке 16 на sgn -1 (соответствующий отрицательной полуволне косинусной функции,фиг.4). Этот импульс поступает также через элемент ИЛИ 33 на-тактовый вход сумматора 39, разреша  операцию сложени  предыдущего содержимого N/4 с кодом N/4 с выхода регистра 31,фо/N N N. миру  новое слагаемое Т Т/ Д-

сумматора-вычитател  40, После этого импульсы Sig© поступает через элемент 34 задержки () на вход R RS-триггер 30, который срабатывает, открыва  . BTopof элемент И элемента 2И-ИЛИ 32, а через элемент 35 задержки () импульс поступает на тактовый вход сумматора 38, в котором формируетс 

/ N N.

сумма Ст + о-  вл юща с  новым гра-

ничным условием дл  устройства 41 сравнени : в течение N/2 тактовых импульсов , поступающих на интервале заN 3N писи кодов в  чейки (т + 1) i и -г4 4

блока регистров 18, в блоке 16 выполн ютс  накоплени  в соответствии с формулой

ReS ReS.,, - в.

(1)

Следовательно, формирование кодов адресов осуществл етс  при помощи

накапливающих сумматоров 37 и 39, а результат образуетс  на выходе сумматора-вычитател  40 в соответствии с выражением

|N/4-m.il ,,К

N р -у - m-i

рЯ,

(2)

где р О,1,2,3,...2т - номер перехода гармонической функции через нулевой уро- . вень (фиг.4).

Закон изменени  знаков в блоке 16 при вычислении описываетс  соотношени ми

предьщущий знак:

{

1 -IxPN N при |m. Р 2

(3)

измененный знак:

т r4czric:nnoiri опсд-хх

.1 . fN . Nl Р 2j.

После i N микрокоманд, поступающих на тактовые входы формировател  14 адреса и блока 16, в N  чеек 1 1,N блока регистров 18 распредел ютс  через демультиплексор 17 соответствующие коды, считанные из блока 8 пам ти.

Так при обработке второго отсчета () входного сигнала по импульсу с первого выхода синхронизатора 19 осуществл етс  его запись в регистр 1, после чего в преобразователе 2 код - частота начинаетс  формирование потока импульсов частоты F, пропорциональной амплитуде отсчета x(2ut).

Р1мпульс запуска m 2 поступает также на управл ющий вход блока 8 пам ти (сбрасыва  содержимое предьщуще- го цикла в,;) и на вход записи реги- 4 сдвига, после чего в качестве одиночного импульса 1 продвигаетс  в нем тактовыми импульсами в сле- дуюпще разр ды.

Аналогично циклу в счетчике 3 поток импульсов частоты F преобразуетс  в текущие коды 02.i которые через те же интервалы вр емени лС, juC j ..., й с ц (по импульсам с выхода элемента ИЛИ 5) считываютс  через блок элементов И в соответствующие  чейки

блока 8 пам ти (по адресам, поступающим с выхода счетчика 11 через элемент И 12). После К-го импульса с выхода счетчика 3 считываетс  код б., , который записываетс  в К-ю  чейку блока пам ти, после чего этот импульс через второй вход синхронизатора 19 подаетс  на вход R RS-триггера 27 и через элемент ИЛИ 23 - на входы обнулени  регистра 1, преобразовател  2 код - частота и счетчика 3. При этом RS-триггер 27, сработав, закрывает элементы И 7, 12 и 28, открывает элементы И 13 и 29 и сбрасывает в нулевое состо ние счетчик 11.

Вследствие этого последующие тактовые импульсы от генератора 20 импульсов поступают через элемент И 29 на вход счетчика 11, коды которого. через элемент И 13 подключаютс  к адресному входу демультиплек:сора 17, а, поступа  на тактовый вход 2 формировател  14 адреса,эти тактовые импульсы управл ют операци ми Сложение в накапливающих сумматорах 37- 39 и операцией Вычитание в сумма- торе-вычитателе 40. с:

Так как при этом содержимое счетчика 36 га 2, то по каждому такто- вому импульсу в накапливающем сумматоре 37 формируютс  коды с шагом ЛА m 2, т.е. коды j 0, 2, 4,..., а на выход сумматора-вычитател  40 поступает последовательность кодов А„- К, (К-2), (К-4),...,2,0,2,..., которые подаютс  на адресный вход мультиплексора 9 дл  считывани  соответствующих кодов блока 8 пам ти. После усреднени  кодов б.о содер- жимым блока регистров 18 ReS g результат распредел етс  демультиплек- сором 17 в те же 1 1,N  чейки блока регистров 18.

При этом коды BI формируютс  в соответствии с соотношением (2), а их знаки - в соответствии с соотношением (3). После записи кода в N-ю  чейку блока регистров 18 в счетчике 11 на выходе разр да переполнени  формируетс  импульс переполнени ,который подаетс  на вход 2 синхронизатора 19, подготавлива  элементы анализатора спектра дл  обработки следующей выборки .

Таким образом, после m N циклов обработки входного сигнала в выходном блоке 18 пам ти накапливаетс  сумма, описываема  выражением

2п Q+pN

ReS., (I-bf) В, Z: ( (f PIO

- ),

где В, - масштабирующий коэффициент, учитывающий шаг дискретизации сигнала.

Следовательно, благодар  опросу блока 8 пам ти, содержащего К произведений каждого отсчета сигнала на 1/4 периода sin-функции, достигаетс  вычисление мнимой (, - при опросе i 1,2,... ,К,. .. ,N  чеек блока 8) или действительной (ReSx - при опросе  чеек в последовательности К (К-1),...,1,...) составл ющих комплексного спектра Фурье при накапливании результатов в блоке регистров 18.

Claims (1)

1. Анализатор спектра Фурье,содержащий входной регистр, преобразователь код - частота, два счетчика, формирователь адреса, сумматор по модулю два, мультиплексор, блок усреднени , демультиплексор, блок регистров , регистр сдвига, элемент И, три блока элементов И, первый элемент ИЛИ и синхронизатор, первый выход которого подключен к первому входу формировател  адреса, входу записи сдвига и тактовому входу входного регистра, выход старшего разр да которого подключен к первому входу сумматора по модулю два, выход которого подключен к знаковому-входу блока усреднени , второй выход синхронизатора подключен к установочным входам входного регистра и первого счетчика, третий выход синхронизатора подключен к входу синхронизации блока усреднени  и тактовому входу регистра сдвига, четвертый выход синхронизатора подключен к второму входу формировател  адреса, выход которого подключен к управл ющему входу мультиплексора, выход регистра  вл етс  информационным выходом анализатора и подключен к входу первого операнда блока усреднени , а выход старшего разр да формировател  адреса подключен к второму входу сумматора по модулю два, отличающ и и с   TeMj что, с целью упрощени , он содержит блок пам ти и второй элемент ИЛИ, выход которого подключен к первым входам первого блока элементов И и элемента И, выходы ко- торых подключены соответственно к информационному входу бло ка пам ти и первому входу первого элемента ИЛИ, выход которого подключен к счетному входу второго счетчика, информацион- ный выход которого подключен к первым входам второго и третьего блоков элементов И, выходы которых подключены к адресному входу блока пам ти и управл ющему входу демультиплексо- ра соответственно,выходы которого подключены к соответствующим информацион- ньм входам блока регистров,выход входного регистра подключен к информационному входу преобразовател  код - часто- та,выход которого подключен к счетному входу первого счетчика, информационный выход которого подключен к второму входу первого блока элементов И выходы разр дов блока пам ти подклю- чены к соответствующим информационным входам Мультиплексора, выход которого подключен к входу второго операнда блока усреднени , выход которого подключен к информационному входу де- мультиплексора, выход переноса второго счетчика подключен к входу запуска синхронизатора, п тый выход которого подключен к вторым входам элемента И и второго блока элементов И, выходы разр дов регистра сдвига подключены к соответствующим входам второго элемента ИЛИ, шестой выход синхронизатора подключен к второму входу третьего блока элементов И и уста- новочному входу второго счетчика, первый, второй и третий выходы синхронизатора подключены соответственно к управл ющему входу блока пам ти, установочному входу первого счетчика и второму вхОду первого блока элементов ИЛИ, выход старшего разр да регистра сдвига подключен к установочному входу регистра сдвига, входу останова синхронизатора и к третьему входу формировател  адреса, а информационный вход входного регистра  вл етс  информационным входом анализатора .

2, Анализатор по п.1, отличающийс  TeMj что формирователь адреса содержит счетчик, три накап.;ивающих сумматора, узел сравнени , три элемента задержки, сумма- тор-вычитатель, элемент 2И-ШШ, элемент ШШ, RS-триггер и регистр,выходы первого и второго разр дов ко- торогг подключена соответственно к первому и второму входу элемента 2И-ИЛИ, выход которого подключен к входам первого и второго накапливаю- |ЩИХ сумматоров, выходы которых подключены соответственно к первому входу узла сравнени  и первому входу операнда сумматора-вычитател ,второй вход операнда которого соединен с вторым входом узла сравнени  и подключен к выходу третьего накапливающего сумматора, информационный вход которого подключен к информационному выходу счетчика, выход первого элемента задержки подключен к входам синхронизации сумматора-вычитател  и узла сравнени , выход которого  вл етс  выходом старшего разр да формировател  и подключен к входу второго элемента задержки и первому входу

элемента ИЛИ, выход которого подклю- I

чен к входу синхронизации второго накапливающего сумматора и входу третьего элемента задержки, выход которого подключен к входу синхронизации первого накапливающего сумматора, установочный вход которого соединен с установочными входами второго и

третьего накапливающих сумматоров,

I

сумматора-вычитател , счетным входом

счетчика и  вл етс  первым входом формировател , вторым входом которого  вл ютс  соединенные между собой вход синхронизации третьего накапливающего сумматора и вход первого элемента задержки, третий и четверJ

тый входы элемента 2И-ИЛИ подключены соответственно к пр мому и инверсному выходам RS-Tprfrrepa, R-вход которого подключен к выходу второго элемента задержки, а S-вход RS-триггера соединен с вторым входом элемента ИЛИ и  вл етс  третьим входом формировател , выходом которого  вл етс  выход сумматора-вычитател .

e«

:a (риг. 2

. , Bifxodt,/ Р..-4,. , г

xj, Hodti Cm

fill

ji

лТ РГ

(Риг.З

Редактор И. Дербак

Составитель А. Баранов

Техред А.Кравчук Корректор А. Зимокосов

Заказ 1218/49 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна ,4

Р- О

Р--1

}

llh .

-/f

Ut

21

/

/

/

fPu2.4