SU1290319A1 - Устройство дл обслуживани запросов на прерывание - Google Patents

Abstract

Устройство дл  обслуживани  запросов на прерывание относитс  к цифровой вычислительной технике и может быть использовано при построении средств микропрограммного управлени  в системах обработки данных , управлени  и регулировани . Цель изобретени  - расширение функциональных возможностей устройства за счет уменьшени  времени реакции на системное прерывание. Сущность изобретени  состоит в обеспечении возможности мгновенного прерывани  основной программой последовательности при обработке системных сигналов прерывани . Устройство содержит блок 1 обработки данных, блок 2 приоритетного прерывани , регистр 3 состо ни , блок 4 усилителей-согла- сователей, два элемента 5 и 6 ИЛИ, регистр 7 формировани  вектора пре- рьшани , два триггера 8 и 9, элемент 10 И, дешифратор 11, магистральный усилитель 12 управл ющих сигналов. Реализуетс  сущность изобретени  за счет введени  в известное устройство дл  обслуживани  прерываний двух триггеров, элементов И, ИЛИ и усили- телей-согласователей, а также за счет организации соответствукмцих св зей между элементами 3 ил. (Л

Description

11

Изобретение относитс  к вычислительной технике и может быть использовано при построе-нии микропрограммного управлени  в системах обработки данных, управлени  и регулирова- ни .

Изобретение ориентировано на использование однокристальных микропроцессоров (например,КР580ИК80А 1J не имеющих специальных входов дл  обслуживани  сигналов прерывани  системного назначени .

Цель изобретени  - повышение быстродействи  устройства за счет уменьшени  времени реакции на преры- вание основной программной последовательности при обработке аварийных сигналов прерывани .

На фиг.1 представлена блок-схема устройства, на фиг. 2 и 3 - времен- ные диаграммы работы устройства.

Устройство состоит из блока 1 обработки данных (например, микропроцессор КР580ИК80А), блока 2 приоритетного прерывани  (например, К589ИК14 1), регистра 3 состо ни  блока 4 усилителей-согласователей, элементов ИЛИ 5 и 6, регистра 7 формировани  вектора прерывани  (например , К589ИР12), триггеров 8 и 9, элемента И 10, дешифратора 11, магистрального усилител  12 управл ющих сигналов.

Устройство работает следующим об

разом.

При организации обработки сигна- лов прерывани  (ЗПР -ЗПР; ) под управлением блока 1 (см.фиг.2) блок 1 после выполнени  специальной коман- ды Разрешение прерывани  формирует сигнал РПР (разрешение прерывани ). По этому сигналу в блоке 2 приоритетного прерывани  на выходе обобщенного сигнала прерывани  (ЗП) может быть сформирован сигнал, если есть хот  бы один сигнал запроса прерывани  на входах ЗПР -ЗПР-.

По сигналу ЗП происходит запись вектора, сформированного в блоке 2 приоритетного прерывани , соответствующего старшему по приоритету из выставленных сигналов ЗПР.-ЗПР. ., в регистр 7 формировани  вектора прерывани  с одновременным формиро- ванием кода операции соответствующей команды (RSTN). При записи вектора прерывани  и кода операции соответствующей команды на выходе ЗПР

0

5

0

5

0 5

0 5

92

регистра 7 формируетс  сигнал, воспринимаемый блоком 1. По этому сигналу блок 1 в соответствующем такте своей работы выставл ет на шины дан- ных сигнал, свидетельствующий о вхождении блока 1 в фазу обработки пре- рывар)и  и фиксируемый в регистре 3 состо ни  по сигналу СИНХР.

На выходе регистра 3 состо ни  формируетс  сигнал подтверждени  прерывани  (П.Пр), по которому через элемент ИЛИ 6 происходит считывание команды. RSTN с соответствующим вектором и формирование сигнала , (готовность) блоку 1. Блок 1, при- ( н в команду RSTN с соответствующим вектором, начинает ее выполн ть. Тем с.амым обеспечиваетс  фиксированна , в соответствии с вектором, передача управлени  в соответствующую область программной пам ти, где находитс  программа обслуживани  (обработки ) сформированного запроса прерывани .

В момент перехода блока 1 в режий обработки прерывани  снимаетс  сигнал РПР (разрешение прерывани ), отсутствие которого блокирует работу блока 2 приоритетного прерывани  и, следовательно, запрещаетс  реакци  устройства на изменение любого CHI- нала ЗПР , ..., ЗПР. . Дл  того, чтобы снова разрешить устройству реакцию на сигналы ЗПР , ..., ЗПР , необходимо выполнить некоторую программную последовательность (выполнить обработку текущего прерывани , а затем выполнить команду Разрешение прерывани ), т.е. после текущей обработки обычного сигнала прерывани  невозможна штатна  обработка прерывани  без дополнительных действий .

Если возник сигнал на входе (см.фиг.3), триггер 8 (предварительно по сигналу УСТ установленный в единичное состо ние) по фронту сигнала Ml, сформированному на выходе регистра 3 состо ни  и сигнализирующему , что очередна  команда завершена , и блок 1 перешел в режим чтени  следующей команды, устанавливаетс  в нулевое состо ние. Так как триггер 9 был предварительно установлен сигналом УСТ в нулевое состо ние, то на выходе элемента И 10 формируетс  стробирующий сигнал, по которому через блок 4 усилителей-со ласовате3I

лей в блок регистра 7 формировани  вектора прерывани  записываетс  код 11111111, что соответствует формированию команды RST7, а также через элемент ИЛИ 6 формируетс  сигнал ГОТОВН и происходит считывание сформированного сообщени  с шин данных.

Одновременно происходит блокировка магистрального усилител  12, что исключает считывание данных из  чейки пам ти, адрес которой был сформирован на выходе блока 1, и блок 1 принимает данные с регистра 7 формировани  вектора прерывани  как очередную команду и начинает ее выполнение .

Выполнение прин той команды RST7 начинаетс  с запоминани  текущего адреса вьтолн емой программы в стек, что сопровождаетс  формированием на соответствующем выходе регистра 3 состо ни  сигнала СТЕК. По этому сигналу триггер 9 устанавливаетс  в единичное состо ние, снима  сигнал с выхода элемента И 10.

Claims (1)

1. Формула изобретен и  

   Устройство дл  обслуживани  запросов на прерывание, содержащее блок обработки данных, блок приоритетного прерывани , регистр состо ни , регистр формировани  вектора прерывани , элемент ИЛИ, дешифратор и магистральный усилитель управл ющих сигналов, выходы которого  вл ютс  выходами устройства, а входы соединены с выходами дешифратора, входы которого соединены с выходом регистра состо ни  и с выходами Запись и Прием блока обработки данных, входы-выходы данных которого соединены с информационными входами регистра состо ни  и с информационны-. ми выходами регистра формировани  вектора прерывани , выход требова- ни  прерывани  которого соединен с входом требовани  прерывани  блока обработки данных, а информационный вход соединен с информационным выходом блока приоритетного прерывани , вход чтени  регистра формировани  векто903194

   ра прерывани  соединен с выходом первого элемента ИЛИ и с входом Готовность блока обработки данных, тактовый вход которого соединен с 2 тактовым входом блока приоритетного прерывани  и со стробирующим входом устройства, вход установки блока обработки данных соединен с входом сброса устройства, выходы синхрони- W зации и разрешени  прерывани  блока обработки данных соединены соответственно с входом записи регистра состо ни  и с входом предоставлени  прерывани  блока приоритетного преf5 рывани , группа входов запросов

   прерывани  которого  вл етс  группой входов запросов прерывани  устройства , а первый вход первого элемента ИЛИ соединен с выходом предостав20 лени  прерывани  регистра состо ни , отличающеес  тем, что, с целью повышени  быстродействи , в него введены первый и второй триггеры , элемент И, второй элемент ИЛИ и

   блок усилителей-согласователей, установочные входы первого и второго триггеров соединены с входом сброса устройства, а стробирующие входы - соответственно с выходами Цикл и

   30 Стек регистра состо ни , первый вход элемента И соединен с инверсньм выходом первого триггера и информационным входом второго триггера, второй вход элемента И соединен с

   35 инверсным вькодом второго триггера, а выход - с управл ющим входом магистрального усилител  управл ющих сигналов, выходы блока усилителей- согласователей соединены с информа40 ционными входами регистра формировани  вектора прерывани , а входы соединены с вторым входом первого элемента ИЛИ, с выходом элемента И и с первым входом второго элемента

   45 ИЛИ, второй вход которого соединен с выходом записи блока приоритетного прерывани , а выход соединен со стробирующим входом регистра формировани  вектора прерывани , причем 50 информационный вход первого триггера  вл етс  входом системного запроса прерывани  устройства.

   п

   75

   Редактор М.Бандура

   Составитель М.Сорочан

   Техред А.Кравчук КорректорМ.Шароши

   Заказ 7903/47Тираж 673 . Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д, 4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

   Ti

   rz

   Тд

   Фие. 5