SU1287287A1 - Shift-to-digital converter - Google Patents
Shift-to-digital converter Download PDFInfo
- Publication number
- SU1287287A1 SU1287287A1 SU853941992A SU3941992A SU1287287A1 SU 1287287 A1 SU1287287 A1 SU 1287287A1 SU 853941992 A SU853941992 A SU 853941992A SU 3941992 A SU3941992 A SU 3941992A SU 1287287 A1 SU1287287 A1 SU 1287287A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- code
- converter
- input
- exclusive
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике, может быть использовано в цифровых позиционных регул торах, информационных системах, системах управлени положением механизмов. Целью изобретени вл етс повьппение достоверности передаваемой информации преобразователем . Дл этого в-преобразователь перемещени в код, содержащий кодирующий элемент 1, чувствительные элементы 2, преобразователь 3 кода, регистр 4 и элемент ИЛИ-НЕ 7, введены блок 5 контрол кода, формирователь 6 управл ющих импульсов, D-триггер 8 и элемент ИЛИ 9. Поставленна цель достигаетс за счет того , что вместе с кодом, передаваемым потребителю, формируютс сигналы Готовность и Запрет, которые запрещают считывание кода с выходов преобразовател при наличии ошибки кодировани и преобразовани , а также на врем переходных процессов в цеп х преобразовател и лини х св зи. I з.п. ф-лы, 4 ил. (/)The invention relates to automation and computing, can be used in digital position controllers, information systems, mechanisms for controlling the position of mechanisms. The aim of the invention is to increase the reliability of the transmitted information by the converter. For this, the displacement transducer in the code containing coding element 1, sensitive elements 2, transducer 3 codes, register 4 and the element OR-NOT 7, code control block 5, the control pulse driver 6, the D-trigger 8 and the element OR are entered 9. The goal is achieved due to the fact that, together with the code transmitted to the consumer, the Ready and Disable signals are generated, which prohibit the reading of the code from the converter outputs in the presence of an encoding and conversion error, as well as during transients in the circuit x converter and telecommunication lines. I zp f-ly, 4 ill. (/)
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в цифровых позиционных регул торах, информационных системах, системах- управлени положением механизмо в.The invention relates to automation and computer technology and can be used in digital position controllers, information systems, and position control systems.
Цель изобретени - повьппение достоверности передаваемой информации преобразователем.The purpose of the invention is to increase the reliability of the transmitted information by the converter.
На фиг. 1 изображена схема преобразовател перемещени в параллельный код; на фиг. 2 - диаграмма работы формировател импульсов; на фиг.З схема формиро вател управл ющих импульсов; на фиг. 4 - пример выполнени блока контрол кода дл двенадцати разр дов.FIG. 1 is a diagram of a displacement converter to parallel code; in fig. 2 - diagram of the pulse shaper; FIG. 3 shows a control pulse driver circuit; in fig. 4 shows an example of execution of a code control block for twelve bits.
Преобразователь перемещени в код содержит кодирующий элемент 1, блок 2 чувствительных элементов, преобразователь 3 кода, регистр 4, блок 5 контрол кода, формирователь 6 управл ющих импульсов, элемент ИЛИ-НЕ 7, D-триггер 8, элемент ИЛИ 9The displacement transducer to the code contains the coding element 1, the block of 2 sensitive elements, the transducer 3 of the code, the register 4, the block 5 of the control code, the driver 6 of the control pulses, the element OR-NOT 7, the D-flip-flop 8, the element OR 9
Формирователь 6 управл ющих импульсов содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, ждущие мультивибраторы 11 и 12, резистор 13, конденсатор 14.Shaper 6 control pulses contains an element EXCLUSIVE OR 10, pending multivibrators 11 and 12, a resistor 13, a capacitor 14.
Блок 5 контрол кода содержит элементы ИСКЛЮЧАЩЕЕ ИЛИ 15-26, то- коограничивающий элемент на резисторе 27 и ключ 28. Формирователь 6 управл ющих импульсов имеет выходы 29-31.The code control unit 5 contains the elements EXCLUSIVE OR 15-26, the current-limiting element on the resistor 27 and the key 28. The control pulse shaper 6 has outputs 29-31.
Преобразователь работает следующим образом.The Converter operates as follows.
Перемещение кодирующего элементаMoving the coding element
1вызывает срабатывание чувствительных элементов блока 2, которые считывают информацию и передают ее на входы преобразовател 3 кода. Изменение уровн сигнала на выходе первого разр да чувствительных элементов блока1 calls the triggering of the sensitive elements of block 2, which read the information and transmit it to the inputs of the converter 3 of the code. The change in the signal level at the output of the first discharge of the sensitive elements of the block
2влечет начало процесса коммутации элементов преобразовател 3 кода в соответствии с выбранным методом преобразовани двойна щетка или V- считывани и формировани кода перемещени на его выходах, соответственно на входах регистра 4 и блока2 involves the beginning of the process of switching the elements of the converter 3 of the code in accordance with the chosen method of converting a double brush or V-reading and forming a movement code at its outputs, respectively at the inputs of the register 4 and the block
5 контрол кода. Изменение кода на выходе преобразовател 3 кода вызывает срабатьшание элементов блока 5 контрол кода.5 control code. Changing the code at the output of converter 3 of the code causes the operation of the elements of block 5 of the control code.
00
t5t5
2020
2525
87287-287287-2
(t--t,) и;) выходах 29 - 31 формировател 6 утгр вл ющих импульсов, причем t.-r, , .(t - t,) and;) Outputs 29 - 31 formers 6 utgras of pulses, with t.-r,,.
В исходном состо нки на выходах 29-31 формировател 6 управл ющих импульсов имеетс низкий уровень сигнала , на выходе блока 5 контрол к-ода - высокий уровень сиг нала, на выходе элемента ИЛИ-НЕ 7 - низкий уровень сигнала, на выходе Готовность преобразовател - высокий уровень сигнала, соответствующий достоверной информации на выходах регистра 4, на первом и втором входах элементов ИЛИ 9 и на выходе Запрет Преобразовател установлены низкие уровни сигналов.In the initial state at the outputs 29-31 of the driver 6, the control pulses have a low signal level, the output of control unit 5 of the k-ode is a high signal level, the output of the OR-HE element 7 is low signal level, the output of the Converter readiness is high signal level, corresponding to reliable information at the outputs of register 4, at the first and second inputs of the elements OR 9 and at the output of the Converter Inhibit, low levels of signals are set.
Если в интервалах между по влением импульсов на выходе 29 формировател 6 управл юшлх импульсов на выходе блока 5 контрол кода по какой-либо причине изменилс уровень сигнала на низкий, то на выходе эле мента ИЛИ-НЕ 7, соответственно и на R-входе D-триггера 8, устанавливаетс высокий уровень сигнала, в результате на выходе Готовность преобразовател устанавливаетс низкий уровень сигнала, соответствующий неготовности к работе преобрайовате- л ввиду по влени о шибки считывани . Одновременно на втором входе элемента ИЛИ 9 и на выходе Запрет преобразовател устанавливаютс высокие уровни сигналов. Высокий уровень сигнала на выходе Запрет преобразовател в этом случае запрещает считывание информации с выходов регистра 4 из-за недостоверности кода на выходе регистра 4, что определ етс низким уровнем сигнала на выходе Готовность преобразовател .If in the intervals between the appearance of the pulses at the output 29 of the driver 6 of the control pulses at the output of the code control unit 5 for any reason, the signal level changed to low, then the output of the OR-NOT 7 element, respectively, at the R input of D- trigger 8, a high signal level is set, as a result, at the output of the Converter readiness, a low signal level is set, corresponding to the unavailability of the driver, due to the appearance of a read error. At the same time, at the second input of the element OR 9 and at the output of the Converter Inhibit, high levels of signals are set. High output signal A converter in this case prohibits reading information from the outputs of register 4 due to the unreliability of the code at the output of register 4, which is determined by the low level at the output of the Ready transducer.
Изменение кода на выходе преобразовател 3 кода сопровождаетс переходными процессами в элементах преобразовател 3 кода и блока 5 контрол кода, причем при V-считы- вании этот процесс более продолжительный . Чтобы исключить запись сигнала с выхода блока 5 контрол кода в D-триггер 8 на врем переходных процессов при смене кода, введен элемент ИЛИ-НЕ 7.The change of the code at the output of the converter 3 of the code is accompanied by transients in the elements of the converter 3 of the code and block 5 of the code control, and during V-reading this process is longer. To exclude the recording of the signal from the output of block 5 of the control code in the D-flip-flop 8 at the time of transients when changing the code, the element OR-NOT 7 is introduced.
30thirty
3535
4545
5050
Изменение уровн сигнала первого разр да на выходе преобразовател 3 кода вызывает по вление трех импульсов (фиг. 2) разной длительностиThe change in the signal level of the first bit at the output of the converter 3 of the code causes the appearance of three pulses (Fig. 2) of different duration
Импульс с выхода 29 формировател 6 устанавливает на выходе элемента ИЛИ-НЕ 7 низкий уровень сигнала независимо от уровн сигнала на второмThe pulse from the output 29 of the former 6 sets the output level of the element OR NOT 7 to a low signal level regardless of the signal level on the second
33
входе ИЛИ-НЕ 7. Таким образом, длительность сигнала с выхода 29 формировател 6 импульсов должна бы не менее времени протекани переходных процессов в элементах преобра- зовател 3 кода и блока 5 контрол . Импульс с выхода 29 формировател , 6 импульсов своим передним фронтом подтверждает или устанавливает на выходе Готовность преобразовател высокий уровень сигнала, если на R-входе D-триггера 8 низкий уровень сигнала. Если на выходе блока 5 конрол кода имеетс низкий уровень сигнала, соответственно на R-входе D-триггера 8 высокий уровень сигнала , то .установка высокого уровн синала на выходе Готовность преобразовател не происходит по переднему фронту импульса С выхода 29 формировател 6 импульсов, ввиду приоритетности R-входа D-триггера 8 по отношению к остальным его входам. Низки уровень сигнала на R-входе D-триггера 8, устанавливаемый импульсом с выхода 29 формировател 6 на врем переходных процессов в преобразователе 3 кода и блока 5 контрол кода через элемент ИЛИ-НЕ 7, задерживаетс элементом 11ПИ-НЕ 7 на врем пере ходных процессов в самом элементе ИЛИ-НЕ 7. Таким образом, передний фронт этого импульса поступает на С-вход D-триггера В несколько раньш Изменени уровн сигнала на R-входе D-триггера 8 и в результате исключаетс возможность промигивани сигнала низкого уровн на выходе Готовность преобразовател .the input is OR-NOT 7. Thus, the duration of the signal from the output 29 of the driver 6 pulses should be no less than the transit time in the elements of the converter 3 codes and the control unit 5. The pulse from the output of the driver 29, 6 pulses with its leading edge confirms or sets the output of the converter to a high signal level, if the R-input of the D-flip-flop 8 is a low signal level. If the output of block 5 of the control code has a low signal level, respectively, a high signal level at the R input of D-flip-flop 8, then a high signal level setting at the output of the converter does not occur on the leading edge of the pulse From the output 29 of the driver 6 pulses, due to priority R-inputs of D-flip-flop 8 with respect to its other inputs. The level of the signal at the R-input of the D-flip-flop 8, which is set by the pulse from the output 29 of the driver 6 at the transient time in the converter 3 of the code and the code control unit 5 through the element OR-HE 7, is delayed by the element 11ПИ-НЕ 7 at the time of the transitions in the OR-NOT 7 element itself. Thus, the leading edge of this pulse arrives at the C input of the D flip-flop C a little earlier. The signal level at the R input of the D flip-flop 8 changes and, as a result, the possibility of flashing a low signal at the output is eliminated. .
Импульс с выхода 30 формировате- The impulse from the output 30 forms
л 6 в момент времени t (фиг. 2) осуществл ет запись в регистр 4 кода , установившегос на его входах. Длительность , этого импульса выбираетс с учетом переходных процессов в лини х св зи и времени реакции системы потребител информации , но не менее ,.At the time t (Fig. 2), l 6 writes to the register 4 of the code established at its inputs. The duration of this pulse is selected taking into account transients in the communication lines and the response time of the consumer information system, but no less.
Импульс с выхода 31 формировател 5 импульсов поступает на первый вход элемента ИЛИ 9, на выходе которого формируетс сигнал Запрет, запрещающий считывание кода с выходов регистра 4 на врем (. Длительност импульса выбираетс из услови , что интервал времени не меньще времени переходных процессов в линии св зи, по которой передаетс код с выходов регистра 4.The pulse from the output 31 of the pulse builder 5 is fed to the first input of the element OR 9, at the output of which the prohibition signal is generated, prohibiting the reading of the code from the outputs of register 4 for a time (. The pulse duration is selected from the condition that the time interval is not less than the transient time the code for the outputs of register 4.
5 tO 5 0 5 5 tO 5 0 5
00
5five
Блок 5 контрол кода работает сле-- дуюшим образом.The code control unit 5 works as follows.
Если общее число разр дов кода перемещени и дополнительного разр да , на которых установилс высокий уровень сигнала, четное, то на выходе блока 5 контрол кода устанавливаетс высокий уровень сигнала. Контроль на нечетность возможен при соответствующем кодировании дополнительного разр да Доп.р. с одновременным подключением к источнику низкого уровн сигнала (Общий О). В этом случае при наличии достоверного кода на его выходе устанавливаетс высокий уровень сигнала.If the total number of bits of the movement code and additional bit at which the high signal level is set is even, then a high signal level is set at the output of the code control unit 5. Odd parity is possible with the appropriate coding of the additional bit Extra. with simultaneous connection to a low signal source (General O). In this case, if there is a reliable code, a high signal level is established at its output.
В результате нарушени функционировани преобразовател по любому из разр дов, включа - контрольный, на выходе блока 5 контрол кода устанавливаетс низкий уровень сигнала, соответствующий недостоверному коду на входах блока 5 контрол кода и регистра 4.As a result of a malfunction of the converter in any of the bits, including the control, the output of the code control unit 5 sets a low signal level corresponding to the invalid code at the inputs of the code control unit 5 and register 4.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853941992A SU1287287A1 (en) | 1985-06-24 | 1985-06-24 | Shift-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853941992A SU1287287A1 (en) | 1985-06-24 | 1985-06-24 | Shift-to-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1287287A1 true SU1287287A1 (en) | 1987-01-30 |
Family
ID=21193488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853941992A SU1287287A1 (en) | 1985-06-24 | 1985-06-24 | Shift-to-digital converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1287287A1 (en) |
-
1985
- 1985-06-24 SU SU853941992A patent/SU1287287A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1287287A1 (en) | Shift-to-digital converter | |
SU1084749A1 (en) | Device for tolerance checking of pulse sequences | |
SU1151990A1 (en) | Multichannel selective measuring device | |
SU1444787A1 (en) | Device for interfacing data transmission channel with trunk line | |
SU1221657A2 (en) | Information input device | |
SU1476470A1 (en) | Modulo 3 convolution circuit | |
SU1156057A1 (en) | Translator of n-bit binary code to p-bit code | |
SU1290318A1 (en) | Control device | |
SU1181155A1 (en) | Serial code-to-parallel code converter | |
SU1285605A1 (en) | Code converter | |
SU1647890A1 (en) | Decimal counter | |
SU993245A1 (en) | Series binary code-to-unit counting code converter | |
SU1545330A1 (en) | Device for monitoring fibonacci p-codes | |
SU1193655A1 (en) | Serial code-to-parallel code converter | |
SU1045388A1 (en) | Switching device | |
SU1080132A1 (en) | Information input device | |
SU1492362A2 (en) | Adaptive telemetric system switch | |
SU1216830A1 (en) | Device for converting codes | |
SU572846A1 (en) | Memory control block | |
SU1501064A1 (en) | Device for monitoring pulse sequences | |
SU1283743A1 (en) | Device for checking conversion of information | |
SU1608800A1 (en) | Positional code encoder | |
SU1513626A1 (en) | Series-to-parallel code converter | |
SU1084856A1 (en) | Device for receiving commands | |
SU1249521A1 (en) | Device for checking order of running program modules |