SU1287180A1

SU1287180A1 - Устройство дл нахождени экстремумов

Info

Publication number: SU1287180A1
Application number: SU853875074A
Authority: SU
Inventors: Семен Моисеевич Брейтман; Юрий Львович Литвин; Жан Казимирович Мартинкевич
Original assignee: Войсковая часть 03444
Priority date: 1985-03-25
Filing date: 1985-03-25
Publication date: 1987-01-30

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано при разработке специализированной аппаратуры и различных автоматизированных систем управлени . Цель изобретени - раширение области применени устройства за счет возможности нахождени экстремумов функций с ограничени ми на значени аргументов . Устройство реализует метод наискорейшего спуска с оптимальным выбором величины шага на каждой итерации , учитывающий специфику рассматриваемой задачи, котора относитс к классу позиномиального геометрического программировани с ограничени ми. Устройство содержит блок задани параметров функции, генератор тактовых импульсов, два счетчика адреса, три блока пам ти, п ть схем сравнени , восемь умножителей, три регистра , две группы элементов ИЛИ, два квадратора, сумматор, три накапливающих сумматора, дев ть коммутаторов, два элемента задержки, два вычитате- л , блок делени , блок извлечени квадратного корн . 1 ил. с S (Л с

Description

Nd

00

112871

Изобретение относитс к вычислительной технике и может быть использовано при разработке специализированной аппаратуры и различных автоматизированных систем управлени . 5

Цель изобретени - расширение области применени устройства за счет возможности нахождени экстремумов функций с ограничени ми назначени аргументов.

10

0

80 2

величины шага на каждой итерации, учитывающий специфику рассматриваемЪй.. задачи, котора относитс к классу позиномиального геометрического программировани с ограничени ми.

Задача оптимизации задаетс в следующем виде: найти arg мин ) .d

-Iic,

при ограничении

1-1

F,(X) IZ

,

С,-Х -1 0, М,

(1)

На чертеже представлена функциональна схема устройства.

. Устройство содержит блок 1 задани параметров функции, генератор 2 тактовых импульсов, первый блок 3 пам ти , второй блок 4 пам ти, третий блок 5 пам ти, логарифмический преобразователь 6, первую группу элементов ИЛИ 7, первый счетчик 8 адреса, третью схему 9 сравнени , первую схему 10 сравнени , второй счетчик 11 адреса , четвертую схему 12 сравнени , первый регистр 13., экспоненциальный преобразователь 14, второй умножител 15, первый умножитель 16, четвертый умножитель 17, первый элемент 18 задержки , третий умножитель 19, третий накапливающий сумматор 20, второй накапливающий сумматор 21, первый накапливающий сумматор- 22, четвертый коммутатор 23, второй коммутатор 24, первый коммутатор 25, второй элемент 26 задержки, п тьй коммутатор 27, шестой умножитель 28, второй регистр 29, седьмой умножитель 30, второй вычитатель 31, первый квадратор 32, вось1 Ьй умноз1штель 33, второй квадратор 34, блок 35 извлечени корн , сумматор 36, шестой коммутатор 37, третий регистр 38, п тый умноркитель 39i первый вычитатель 40, седьмой коммутатор 41, вторую группу элементов ИЛИ 42, блок 43 делени , п тую .схему-44 сравнени , восьмой коммутатор 45, вторую схему 46 сравнени , дев тый коммутатор 47, обратный логарифм11ческий преобразователь 48, третий коммутатор 49,

Устройство реализует метод наискорейшего спуска с оптимальным выбором

F;()F(.(r-:()F(2 ° )) -2F()Q,

где С: О - значени весовых коэффициентов; (.. е R - значени коэффициентов

показател степени; X - аргумент функций; Т - значени верхних границ

суммировани ; М - число ограничений; объем выборки.

М-

После преобразовани Z 1пХ задача (1) принимает вид: найти

arg мин F, (Z) И Cie , при огра- 1 1

ничении

(Z)

UT +1

m-i

ае

ы,г

-1 О, М (2)

Итерационный поиск экспериментального значени состоит из двух этапов на первом этапе в текущей точке Z определ етс градиент минимизируемой

функции:

Т,

со)

F, () Г: С-с. е

ciiZ

Со)

i 1

На втором этапе текущей итерации находитс оптимальна величина шага А вдоль направлени антиградиента, дл чего производитс квадратична аппроксимаци функции F. и левых частей ограничений F (Z):

fT

мин А ,

iifntM

где допустима величина шага дл т-го ограничени (ш 2,М) или дл целевой функции (), котора определ етс :

, 1|

();

fO

31287

Очередна точка итерации определ -- етс по формуле , (Z -). Итерационный процесс продолжаетс до получени решени . Критерием останова вл етс условие , где з - заданна точность вычислений.

Устройство работает следующим образом.

С выходов значений весового коэффициента , коэффициента показател степени и верхних границ суммировани блока 1 соответственно в первый, второй и третий блоки пам ти занос тс значени С. , о . , Т . Сигнал с генератора 2 поступает через первый счетчик 8 на первый и второй блоки 3 и 4 пам ти, первую и третью схемы 10 и 9 сравнени , на первый входы которых поступают значени верхних границ суммировани Т с выхода тре- 20 тьего блока 5 пам ти и Т с выхода объема выборки блока 1 соответственно Г С выхода аргумента функции блока 1 через логарифмический преобразователь 6 и первый регистр заносит

15

25

с начальна точка Z ° полученна путем логарифмического преобразовани , -на выходе второго умножител 15 формируетс показатель Экспоненциальный преобразователь 14 вычис- О л ет функцию . В результате операции умножени на выходах первого , четвертого и третьего умножителей 1-6, 17 и 19 получаютс выражени

1804

входах сброса с выхода первого элемента 18 задержки. Значение с выхода второго счетчика 11 адреса поступает на адресный вход третьего блока 5 пам ти и четвертую схему 12 сравнени , при срабатывании которой открываютс п тый и седьмой коммутаторы 27 и 41. Значение F (Z ° ) поступает на вход второго регистра 29, с выхода которого оно поступает на вход п того, седьмого умножителей 39, 30 и через второй квадратор 34 на вход восьмого умножител 33. Значение Q (F (Z )), .(z) , полученное на выходе последнего, поступает на блок 43 делени и вход шестого умножител 28.. Значение F4z ° )F(Z ° ) , полученное на выходе седьмого умножител 30, поступает на сумматор 36, через второй квадратор 34 на вход второго вычитател 31 и при открытом седьмом коммутаторе 41 - на вход блока 43 делени , на выходе которого в этом случае формируетс значение оптимального шага А, 1/Р (Z ). Значение 2-F(z ° ) (FJ ())2 F() с выхода шестого умножител 28 поступает на второй вычитатель 31, на выходе которого формируетс () V F (Z ° ))2 - 2F ().(F ():

F(Z ) , которое через блок 35 извлечени квадратного корн поступает на сумматор 36. Значение F () Fm.( ) +

С. , 35 |(F; () Г ()) -2F () (F, (°0 ) F ()

соответственно, первый накапливающий сумматор 22 накапливает сумму

с выхода последнего при открытом дев - : том коммутаторе 47 поступает на вход блока 43 делени , на выходе которого при- этом формируетс значение оптимального шага т дл т-го ограничени о Значе- . ние с выхода блока 43 делени поступает на первый вход п той схемы 44 сравнени , на второй вход которой .с выхода третьего регистра 38 поступает максимально допустимое значение оптимального шага, полученное к данному моменту. При выполнении услови . п та схема 44 сравнени вырабатывает разрешающий сигнал на шестой коммутатор 37 и значение Л поступает с выхода блока 43 делени на третий регистр 38. Таким образом на последнем формируетс значение оптимального шага А минА. После

Т„

FJZ )

i-T«,,

сумматор 21 - F (Z

iVi

Ы,-7

CO)

)fe

; e

()

C. o,.

, a третий сумматор 20 bi-- . di.

Ci e - 1. После

.-

;-T -1-1

- m-,

того, как перва схема 10 сравнени выработает разрешающий сигнал дл первого, второго и четвертого комму татора 25, 24 и 23, значени с третьего, второго и первого накапливающих сумматоров 20, 21 и 22 поступают на шестой, седьмой и восьмой умножители 28, 30 и 33 соответствен- но. Затем накапливающие сумматоры устанавливаютс в начальные состо ни при по влении сигналов на их

fO

87

- з

20 15

25

О

1804

40

45

50

- irniM

того, как .треть схема 9 сравнени вырабатывает разрешающий сигнал, сбрасываютс первый и второй счет5

чики адреса 8 и 11, выставл етс через второй элемент 26 задержки максимально допустимое значение шага на третьем регистре 38 и открываетс восьмой коммутатор 45, при этом значение оптимального шага А с выхода третьег о регистра 38 поступает на второй вход второй схемы 46 сравнени и первый вход п того умножител 39, на выходе которого формируетс значение Л ) , поступающее на вход первого вычитател 40, на второй вход которого поступает значение Z с первого регистра 13.-На выходе первого вычитател 40 формируетс нова итерационна точка 2(1) (), котора посJO

тупает на вход первого регистра 13, на первый вход второй схемы 46 сравнени поступает значение А . При выполнении услови Д втора схема 46 сравнени вырабатывает разрешающий сигнал на третий коммутатор 49 и значение экстремума Z ° с пер12871 80 6

ным входам первого и второго блоков пам ти и к перв ому входу первой схемы сравнени , выход Равно которой , подключен к управл ющим входам первого и второго коммутаторов, выход первого блока пам ти подключен к первому входу первого умножител , второй нход которого подключен через экспоненциальный преобразователь к выходу второго умножител , выход второго блока пам ти подключен к первым входам второго, третьего и четвертого умножителей, вход третьего умножител подключен к выходу четвертого умножител , выход третьего умножител через первый накапливающий сумматор подключен к информационному входу первого коммутатора, выход п того умножител подключен к 20 входу вычитаемого первого вычитател , выход которого подключен к первым входам элементов ИЛИ первой группы, вторые входы которых подключены к выходам логарифмического пре15

вого регистра 13 поступает через тре- образовател , выходы элементов ИЛИ

тий коммутатор 49 и обратный логарифмический преобразователь 48 на выход устройства.

Claims

Формула изобретени

Устройство дл нахождени экстремумов , содержащее блок задани параметров функции , генератор тактовых импульсов, первый счетчик адреса, первый и второй блоки пам ти, первую и вторую схемы сравнени , первый вы- читатель, первый регистр, логарифмический преобразователь, первую группу элементов ИЛИ, три коммутатора, п ть умножителей, два накапливающих сумматора, квадратор, экспоненциальный преобразователь, обратный логарифмический преобразователь, причем вход запуска генератора тактовых импульсов вл етс входом запуска устройства, выходы значений весового коэффициента, коэффициента показател степени, объема выборки, точности вычислений и аргумента функции блока задани параметров функции подключены к информационным входам первого и второго блоков пам ти, к первому входу второй схемы сравнени

и к входу логарифмического преобразо- 55 тор, третий накапливающий сумматор,

четвертый, п тый, шестой, седьмой, восьмой и дев тый коммутаторы, второй вычитатель, два элемента задержса , выход которого подключен к адрес- ки, блок извлечени квадратного корвател соответственно, выход генератора тактовых импульсов подключен к счетному рходу первого счетчика адре0

первой группы подключены к информационным входам первого регистра, выход которого подключен к второму входу второго умножител , к информационному входу третьего коммутатора и к входу уменьшаемого первого вычитател , выход первого умножител подключен к второму входу четвертого умножител , выход четвертого умножител подключен через второй накапливающий сумматор к информационному входу второго коммутатора, выход второй схемы сравнени подключен к управл ющему входу третьего комг утато- ра, выход которого подключен к входу обратного логарифмического преобразовател , выход которого вл етс выходом устройства, отличаю-- щ е е с тем, что, с целью расши5 рени области применени устройства путем обеспечени возможности нахождени экстремума функций с ограничени ми на значени аргумента, в него введены второй счетчик адреса, тре0 тий блок пам ти, треть , четверта и п та схемы сравнени , шестой, седьмой и восьмой умножител , второй и третий регистры, втора группа эле- ментов ИЛИ, второй квадратор, сумма5

0

11

н , блок делени , причем выходы значений объема выборки и дополнительный выход значений вер хних границ суммировани блока задани параметров подключены к первому входу тре- тьей схемы .сравнени и к информационному входу третьего блока пам ти соответственно, выход которого подключен к второму входу первой схемы сравнени , выход которой подключен к входу первого элемента задержки, управл ющему входу четвертого коммутатора и счетному входу второго счетчика адреса, выход которого подключе к адресному входу третьего блока па- м ти и к входу четвертой схемы сравнени , выход Равно которой подключен к управл ющему входу дев того коммутатора и управл ющим входам седьмого и п того коммутаторов, выход последнего подключен к информационному входу второго регистра, выход которого подключен к вторым входам п того и седьмого умножителей и к входу второго квадратора, выход которого подключен к первому входу восьмого умножител , второй вход которого подключен к-выходу первого коммутатора, а выход - к входу делител блока делени и второму входу шестого умножител , выход которого подключен к входу вычитаемого второго вычитатет , выход которого подключен к входу блока извлечени квадратного корн , выход которого под- ключен к первому входу сумматора, выход которого подключен к информационному входу дев того коммутатора, выход которого подключен к второму входу элементов ИЛИ второй группы, первый вход которых подключен к вы80 .8

ходу.седьмого коммутатора, а выход - к входам делимого блока делени , выход которого подключен к первому входу п той схемы сравнени и к информационному входу шестого коммутатора , управл ющий вход которого подключен к выходу Меньше п той схемы сравнени , а выход - к информационным входам третьего регистра, управл ющий вход которого подключен к выходу второго элемента задержки, а выход - к второму входу п той схемы сравнени и к информационному вход:у восьмого коммутатора, выход которого подключен к второму входу второй схемы сравнени и к первому входу п того умножител , выход первого счетчика адреса подключен к второму входу третьей схемы сравнени , выход Равно которой подключен к входу сброса первого и второго счетчиков адреса, управл ющему входу восьмого кoм ryтa- тора и входу второго элемента задержки , выход первого элемента задержки подключен к входам сброса первого, второго и третьего накапливающих сумматоров , информационный вход последнего подключен к выходу первого умножител , а выход - к информационном свходу четвертого коммутатора, выход которого подключен к первому входу шестого умножител , выход второго коммутатора подключен к информационному входу п того коммутатора, к первому входу седьмого умножител , выхо которого подключен к второму входу сумматора, инфо14мационному входу седьмого коммутатора и входу квадратора , выход которого подключен к входу уменьшаемого второго вычита- тел .

Редактор С. Лиснна

Составитель В. Орлов

Техред А.Кравчук Корректор А. Обручар

Заказ 7719/53

Тираж 694

ВНИИПИ Государственного комитета СССР

ПС делам изобр-етений и открытий 113035, Москва, Ж-355 Раушска наб., д. 4/5

Ф Выход

Подписное