SU1259263A1 - Устройство дл выборки команд - Google Patents
Устройство дл выборки команд Download PDFInfo
- Publication number
- SU1259263A1 SU1259263A1 SU843811073A SU3811073A SU1259263A1 SU 1259263 A1 SU1259263 A1 SU 1259263A1 SU 843811073 A SU843811073 A SU 843811073A SU 3811073 A SU3811073 A SU 3811073A SU 1259263 A1 SU1259263 A1 SU 1259263A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- block
- counters
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к области цифровой вычислительной техники и может быть использовано в качестве блока предварительной выборки команд ЦВМ. Цель изобретени - увеличение быстродействи устройства дл выборки команд. Устройство содержит первый , второй и третий счетчики, блоки пам ти, элемент И, блок хранени команд и формировани управл ющих сигналов , первый и второй сумматоры, дешифратор , первьЕй и второй блоки эле- ментов НЕ, зЛемент НЕ. Введение перво - го и второго блоков элементов НЕ, элемента НЕ, дешифратора, первого и второго сумматоров, блока хранени команд и формировани управл ющих Сигналов обеспечивает достижение цели . 2 ил.
Description
Изобретение относитс к цифровой вычислительной технике и может быть использовано в качестве блока предварительной выборки команд ЦВМ, к которьп предъ вл ютс высокие требовани по быстродействию и ограничени на аппаратурные затраты (энергопотребление ).
Цель изобретени - повышение быстродействи устройства дл выборки команд.
На фиг, I приведена функциональна схема устройства дл выборки команд; на фиг, 2 - функциональна схема блока хранени команд и формировани управл ющих сигналов„
Устройство (фиг, 1) содержит счетчики I и 2, блок 3 хранени команд и формировани управл ющих сигналов, блок 4 пам ти, счетчик 5, элемент И 6, сумматор 7, дешифратор 8, блоки элементов НЕ 9 и 10, элемент НЕ 11, сумматор 12, вход 13 адреса группы команд, вход 14 запроса группы команд, тактовый вход 15, входы 16-18 адреса, длины и запроса команды абонента, сигнальный выход 19, выход 20 устройства, входы 21-23 и выходы 24 и 25 блока 3, Блок хранени команд и формировани управл ющих сигналов (фиг, 2) содержит коммутаторы 26 и 27, блок 28 пам ти, счетчик 29, дешифратор 30 и микропрограммный автомат 31 (МПА),
Устройство работает слудующим образом ,
В начальный момент на вход 13 устройства подаетс адрес начала группы команд, подлежащей выборке, По сигналу на входу 14 этот адрес записываетс в счетчик 2, а счетчики 1 и 5 обнул ютс . Если объем блока 4 пам ти составл ет п чеек. То разр дность счетчиков 1 и 5 равна Lop п + 1, где ближайшее целое число, больше или равное х, iLog п младших разр дов счетчиков 1 и 5 поступают на адресные входы записи и чтени блока 4 пам ти, Заметим, что адрес записи в счетчике 1 всегда больше или равен адресу чтени в счетчике 5, На сумматоре 7 вычисл етс разность между полноразр дными содержимыми счетчиков 1 и 5 путем сложени по модулю (logn +l) кода со счетчика 1 с инверсным кодом со счетчика 5 и добавлением единицЬ в младший разр д сумматора.
592632
Если разность содержимых счетчиков 1 и 5 равна нулю, что определ - е гс дешифратором 8, то блок 4 пам ти пуст, и с выхода дешифратора 8
5 на вход элемента И 6 поступает сигнал запрета. Сигналы запроса на команду с входа 15 не проход т через элемент И 6 и удовлетвор ютс . Если разность содержимых счетчиков 1 и 5
10 не равна п, т,е, блок 4 пам ти не заполнен полностью командами, то с выхода дешифратора 8 через элемент НЕ 10 на вход 23 блока 3 поступает сигнал запроса на обслуживание
15 устройства. На вход 22 блока 3 с выхода сумматора 12 поступает код, равный числу свободных чеек в блоке 4 пам ти, которое равно разности между кодом п, который задаетс на
20 входе сумматора 12, и кодом разности содержимых счетчиков I и 5, Микропрограммный автомат 31 анализирует поступление запроса от устройства дл выборки команд на входе 23
25 и от других абонентов на входе 18, Если на входе 18 есть запросы, то МПА выполн ютс микропрограммы их обслуживани . После обслуживани всех запросов на входе 18 МПА 31
30 переходит к обслуживанию запроса устройства. На выходе 33 МПА формируетс адрес канала ком гутаторов 26 и 27, соответствующий входам 21 и 22, .вследствие чего на адресный
,, вход блока 28.пам ти поступает адрес начала команд, а в счетчик 29 записываетс код длины считывани групп команд. По сигналу с выхода 34 МПА вьшолн етс считывание одной команды
40 с блока 28, котора .поступает на выход 25, По сигналу на выходе 24 МПА эта команда записываетс в блок 4 пам ти по адресу, наход щемус в Log п младших разр дах счетчика 1. По
4S
50
55
заданному фронту этого сигнала адрес в счетчиках 1 и 2 увеличиваетс на единицу
Следукщим сигналом на выходе 32 МПА из счетчика 29 вычитаетс единица . Если его содержимое не равно нулю , что определ етс дешифратором 30, то считываетс следующа команда. В противном случае МПА 31 переходит к обслуживанию других запросов.
Если блок 4 пам ти не пуст, то запрос на команду с входа 15, пройд через элемент И 6, поступает на вход чтени блока 4 пам ти, выдает
на выход 20 команду, хран щуюс по адресу счетчика 5, и поступает на выход 19 в качестве строба выдачи. По заднему фронту этого сигнала адрес в счетчике 5 увеличиваетс на единицу,
Формул.а изобретени
Устройство дл выборки команд, со держащее три счетчика, два блока пам ти и элемент И, первый вход которого соединен с тактовым входом устройства , выход элемента И соединен со стробирующим выходом устройства, с входом чтени первого блока пам ти и со счетным входом первого счетчика , запросный вход устройства соединен с входами сброса первого и второго счетчиков и с входом записи третьего счетчика, выходы первого и второго счетчиков соединены соответственно с входом адреса чтени и входом адреса записи первого блока пам ти, выход которого соединен с информационным выходом устройства, вход адреса группы команд устройства соединен с информационным входом третьего счетчика, выход второго блока пам ти соединен с информационным входом первого блока пам ти, отличающеес тем, что, р целью повышени быстродействи , в него дополнительно введены два блока элементов НЕ, элемент НЕ, два дешифратора , два коммутатора, четвертый счетчик, микропрограммный автомат и два сумматора, причем выход первого счетчика соединен с входом первого блока элементов НЕ, выход которого и выход второго счетчика соединены
2592634
соответственно с первым и вторым входами iiepBoro сумматора, выход которого соединен с входом второго блока элементов НЕ и с входом первого де- 5 шифратора, первый и второй выходы которого соединены соответственно с вторым входом элемента И и входом элемента НЕ, выход которого соединен с первым входом логических условий to микропрограммного автомата, выход
второго блока элементов НЕ соединен с первым входом второго сумматора, выход второго сумматора соединен с первым информационным входом перво- 5 го коммутатора, выход которого соединен с информационным входом четвертого счетчика, выход которого соединен с входом второго дешифратора, выход которого соединен с входом 20 останова микропрограммного автомата, первый, второй и третий управл ющие выходы которого соединены соответственно с вычитающим входом четвертого счетчика, с управл ющими входами
25 первого и второго коммутаторов и с микровходом второго блока пам ти, четвертый -управл ющий выход микропрограммного автомата соединен с входом записи первого блока пам ти
30 и со счетными входами второго и третьего счетчиков, вход адреса группы команд и вход кода записи группы команд устройства соединены соответственно с первым информационным вхо- дом второго коммутатора и вторым информационным входом первого коммутатора , выход третьего счетчика соединен с вторым информационным входом второго коммутатора, выход котоQ рого соединен с адресным входом второго блока пам ти.
13 П
г/ /5
/7 22
Claims (1)
- Ф о р м у л. а изобретенияУстройство для выборки команд, со-Ю держащее три счетчика, два блока памяти и элемент И, первый вход которого соединен с тактовым входом устройства, выход элемента И соединен со стробирующим выходом устройства, 15 с входом чтения первого блока памяти и со счетным входом первого счетчика, запросный вход устройства соединен с входами сброса первого и второго счетчиков и с входом записи 20 третьего счетчика, выходы первого и второго счетчиков соединены соответственно с входом адреса чтения и входом адреса записи первого блока памяти, выход которого соединен с 25 информационным выходом устройства, вход адреса группы команд устройства соединен с информационным входом третьего счетчика, выход второго блока памяти соединен с информацион- зо ным входом первого блока памяти, отличающееся тем, что, р целью повышения быстродействия, в него дополнительно введены два блока элементов НЕ, элемент НЕ, два дешиф- 35 ратора, два коммутатора, четвертый .счетчик, микропрограммный автомат и два сумматора, причем выход первого счетчика соединен с входом первого блока элементов НЕ, выход которого 4θ и выход второго счетчика соединены соответственно с первым и вторым входами первого сумматора, выход которого соединен с входом второго блока элементов НЕ и с входом первого дешифратора, первый и второй выходы которого соединены соответственно с вторым входом элемента И и входом элемента НЕ, выход которого соединен с первым входом логических условий микропрограммного автомата, выход второго блока элементов НЕ соединен с первым входом второго сумматора, выход второго сумматора соединен с первым информационным входом первого коммутатора, выход которого соединен с информационным входом четвертого счетчика, выход которого соединен с входом второго дешифратора, выход которого соединен с входом останова микропрограммного автомата, первый, второй и третий управляющие выходы которого соединены соответственно с вычитающим входом четвертого счетчика, с управляющими входами первого и второго коммутаторов и с микровходом второго блока памяти, четвертый управляющий выход микропрограммного автомата соединен с входом записи первого блока памяти и со счетными входами второго и третьего счетчиков, вход адреса группы команд и вход кода записи группы команд устройства соединены соответственно с первым информационным входом второго коммутатора и вторым информационным входом первого коммутатора, выход третьего счетчика соединен с вторым информационным входом второго коммутатора, выход которого соединен с адресным входом второго блока памяти.13 14ISФиг.1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843811073A SU1259263A1 (ru) | 1984-11-10 | 1984-11-10 | Устройство дл выборки команд |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843811073A SU1259263A1 (ru) | 1984-11-10 | 1984-11-10 | Устройство дл выборки команд |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1259263A1 true SU1259263A1 (ru) | 1986-09-23 |
Family
ID=21146229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843811073A SU1259263A1 (ru) | 1984-11-10 | 1984-11-10 | Устройство дл выборки команд |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1259263A1 (ru) |
-
1984
- 1984-11-10 SU SU843811073A patent/SU1259263A1/ru active
Non-Patent Citations (1)
Title |
---|
Королев Л. И. Структуры ЭВМ и их математическое обеспечение. - М.: Наука, 1978. Авторское свидетельство СССР 1149257, кл. G 06 Р 9/56, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1259263A1 (ru) | Устройство дл выборки команд | |
CN1138423C (zh) | 用于dvd音频解码器系统的位流缓冲和多路分用设备 | |
SU1160472A1 (ru) | Буферное запоминающее. устройство | |
SU450231A1 (ru) | Запоминающее устройство | |
SU1251181A1 (ru) | Буферное запоминающее устройство | |
SU1410100A1 (ru) | Запоминающее устройство с последовательным вводом информации | |
SU1173446A1 (ru) | Запоминающее устройство | |
SU1361633A2 (ru) | Буферное запоминающее устройство | |
SU378832A1 (ru) | Устройство ввода информации | |
SU1084896A1 (ru) | Буферное запоминающее устройство | |
SU1280453A1 (ru) | Многоканальное буферное запоминающее устройство | |
SU737986A1 (ru) | Динамическое запоминающее устройство на магнитных дисках | |
SU1529287A1 (ru) | Запоминающее устройство | |
SU842957A1 (ru) | Запоминающее устройство | |
SU1361566A1 (ru) | Устройство адресации оперативной пам ти | |
SU1213502A1 (ru) | Буферное запоминающее устройство | |
SU972588A1 (ru) | Устройство дл управлени записью информации в блок пам ти | |
SU1226473A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1163360A1 (ru) | Буферное запоминающее устройство | |
SU1069000A1 (ru) | Запоминающее устройство | |
SU1113793A1 (ru) | Устройство дл ввода информации | |
SU1288757A1 (ru) | Буферное запоминающее устройство | |
SU1095233A1 (ru) | Оперативное запоминающее устройство | |
KR0158249B1 (ko) | 직렬억세스 메모리 장치 | |
SU1062704A1 (ru) | Устройство управлени сообщени ми |