SU1254489A1

SU1254489A1 - Устройство дл контрол логических блоков

Info

Publication number: SU1254489A1
Application number: SU853861976A
Authority: SU
Inventors: Григорий Николаевич Кондратеня; Алексей Яковлевич Старовойтов; Григорий Васильевич Стебуля; Сергей Николаевич Шелепов
Original assignee: Предприятие П/Я М-5339
Priority date: 1985-02-22
Filing date: 1985-02-22
Publication date: 1986-08-30

Abstract

Изобретение атноситс к вычислительной технике. Целью изобретени вл етс повьппение достовер .кости контрол логических блоков. Устройство содержит первый и второй триггеры, первый элемент И, генератор тактовых импульсов, счетчик, сигнатурный анализатор, элемент индикации и отличаетс тем, что дл достижени цели изобретени в него введены блок пам ти, дешифратор, генератор синхроимпульсов, группа регистров, первьй и второй регистры , группа мультиплексоров, мультиплексор , группа коммутаторов входов-выходов , группа элементов И, элемент сравнени , элемент ИЛИ, третий и четвертый триггеры, первьй и второй элементы НЕ, второй, третий, четвертый, п тый и шестой элементы И, элемент задержки, генератор кода Гре , что позвол ет выполнить структурную декомпозицию контролируемого логического блока на р д фрагментов, каждай из которых контролируетс независимо от других. Устройство дл контрол логических блоков предназначено дл использовани при разработке контрольно-стендовой аппаратуры ЭВМ. 1 ил. О)

Description

Изобретение относитс к вычисли- : тельной технике и может быть использовано дл диагностировани логических блоков в процессе производства и эксплуатации.

Цель изобретени - повышение достоверности контрол логических блоков.

На чертеже приведена структурна схема устройства.

Устройство содержит триггеры 1-4, элементы НЕ 5 и 6, четвертый, второй , третий, п тый, шестой и первый элементы И 7-12, генератор 13 такме типа 448ГТ2 с кварцевым резонатором и предназначен дл формировани тактовых и пульсов, определ ющих временные соотношени в устройстве.

5Генератор 15 предназначен дл

формировани управл ющих импульсов с частотой в h раз превосход щей частоту следовани тактовых импульсов . Генератор 16 кода Гре испольtO зуетс дл формировани тестирующей последовательности импульсов, подаваемой на контролируемый фрагмент логического блока 31. Счетчик 17 предназначен дл выбора адресов четовых импульсов, элемент 14 задержки, 5 ек блока 19 пам ти таким образом, генератор 15 синхроимпульсов, гене-чтобы информаци считывалась из блоратор 16 кода Гре , счетчик 17, группу мультиплексоров 18, блок 19 пам ка 19 пам ти в. пор дке возрастани номеров хран щих их чеек. Группа мультиплексоров 18 используетс

ти, группу коммутаторов 20 входовка 19 пам ти в. пор дке возрастани номеров хран щих их чеек. Группа мультиплексоров 18 используетс

выходов (с выходами на три состо ни ) ,20, дл подключени любого из контактов

генератора 16 кода Гре к любому из сигнальных контактов контролируемого логического блока 31. Блок 19 пам ти статического типа выполнен на микродешифратор 21, группу регистров 22, регистры 23 и 24, сигнатурный анализатор 25, схему 26 сравнени , элемент ИЛИ 27, мультиплексор 28, элемент 29 индикации, группу элементов И 30, контролируемый логический блок 31.

Блок 19 пам ти, дешифратор 21, группа и регистров 22, группа п мультиплексоров 18, группа и коммутаторов 20 с выходами на три состо ни и группа элементов И 30 предназначены дл выполнени структурной декомпозиции логического блока 31, позвол ющей осуществить контроль блока фрагментами, число входных сигнальных контактов каждого из которых не превосходит разр дности генератора 16 кода Гре k . При этом врем формировани всех возможных входных воздействий 2 может быть обеспечено требуемой величины.

Регистр 23, генератор 15 преобразуют выходные реакции контролируемого фрагмента логического блока 31 из параллельного в последовательный код в каждом тактовом интервале. Триггеры 3 и 4 S, элементы И 10 и 11 обеспечивают двукратную подачу на входные контакты каждого контролируемого фрагмента логического блока 31 входных последовательностей: установочной и текстирующей. Элементы НЕ 5 и 6, элемент 14 задержки, элементы И7, 8и12, мультиплексор 28 определ ют требуемые режимы работы устройства. Генератор 13 тактовых импульсов выполнен на микросхеме типа 448ГТ2 с кварцевым резонатором и предназначен дл формировани тактовых и пульсов, определ ющих временные соотношени в устройстве.

Генератор 15 предназначен дл

формировани управл ющих импульсов с частотой в h раз превосход щей частоту следовани тактовых импульсов . Генератор 16 кода Гре используетс дл формировани тестирующей последовательности импульсов, подаваемой на контролируемый фрагмент логического блока 31. Счетчик 17 предназначен дл выбора адресов че ек блока 19 пам ти таким образом, чтобы информаци считывалась из бло

ка 19 пам ти в. пор дке возрастани номеров хран щих их чеек. Группа мультиплексоров 18 используетс

дл подключени любого из контактов

генератора 16 кода Гре к любому из сигнальных контактов контролируемого логического блока 31. Блок 19 пам ти статического типа выполнен на микросхемах 541РУ1 и предназначен дл

хранени и выдачи информации в мультиплексор 28, элемент И 10, дешифратор 21, группу регистров 22 и регистр 24.

Группа коммутаторов 20 с выходами на три состо ни примен етс дл разделени сигнальных контактов диагностируемого логического блока 31 на входные и выходные. Дешифратор

21 предназначен дл адресации требуемого регистра 22 из группы или регистра 24. Группа регистров 22 предназначена дл приема, хранени и передачи информации адресации

группы мультиплексоров 18 и информации управлени группой коммутаторов 20 с выходами на три состо ни и группой элементов И 30. Регистр 23 используетс дл приема информации

с выходных контактов контролируемого фрагмента логического блока 31 и передачи ее на вход сигнатурного анализатора 25. t

Сигнатурный анализатор 25 пред- назначен дл преобразовани входных последовгтельностей большой длины в сигнатуры длиной 16 бит. Элемент 26 сравнени - шестнадцать двухвхо- довык элементов сравнени по модулю два - производит сравнение эталонной сигнатуры, снимаемой с выхода регистра 24, с сигнатурой, снимаемой с выхода сигнатурного анализатора

312544894

26, в момент прихода разрешающего одному или более входным контактам сигнала, снимаемого с выхода триггера 4. Элемент 29 индикации - это два светодиода, один из которых индицирует исправное состо ние диагнос- 5 тируемого логического блока, второй - брак.

Устройство работает следующим образом.

В исходном состо нии выход тригге- выходе мультиплексора 28 в

контролируемого блока 31, а требуемые выходные контакты - к информаци онным входам регистра 23.

Процесс формировани контролируе мого фрагмента блока 31 продолжаетс до тех пор, пока на соответствующем выходе блока 19 пам ти не по вл етс логическа 1 переключающа сиглогический О. Тогда тактовые импульсы будут поступать на запуск генератора 16 кода Гре и на генера тор 15. При этом на выходные контак t5 ты контролируемого фрагмента блока 31 будут поданы все 2 входные после довательности, которые обеспечивают установку всех элементов фрагмен та в некоторое вполне определенное

ра 1 находитс в состо нии логического О, который подаетс на входы установки генератора 16 кода Гре , группы регистров 22, регистра 24 и счетчика 17. Логический О со старшего разр да генератора 16 кода Гре подаетс на входы триггеров 3 и 4 и элемента 26 сравнени . При этом на выходе элемента ИЛИ 27, на

логический О. Тогда тактовые импульсы будут поступать на запуск генератора 16 кода Гре и на генератор 15. При этом на выходные контак- t5 ты контролируемого фрагмента блока 31 будут поданы все 2 входные последовательности , которые обеспечивают установку всех элементов фрагмента в некоторое вполне определенное

пр мом выходе триггера 2 сигнал со- состо ние, что вл етс необходимым

условием получени устойчивой сигнатуры .

По окончании перебора всех 2 входных последовательностей (устано- 25 вочной последовательности) на выходе

генератора 16 кода Гре по вл етс логическа 1, котора не измен ет

ответствует логическому О, который передаетс на второй вход элемента 29 индикации и на первый вход триггера 1. С инверсного выхода триггера 2 логическа 1 подаетс на первые входы элементов И 7 и 10, подготавлива цепи дл прохождени сигналов из счетчика 17 и элемента 29 индикации.

состо ни триггеров 3 и 4, следовательно , и состо ни устройства. По- На адресные входы мультиплексора этому на входные контакты контроли28 с выхода триггера 3 и соответствую- руемого фрагмента блока 31 снова

ющего выхода блока 19 пам ти подаетбудет подана диагностирующа последовательность , по окончании которой на k выходе генератора 16 кода

с логический О, что обеспечивает передачу логической 1 на первЫй вход элемента И 8.

После поддчи на вход 32 запуска устройства импульса запуска на выходе триггера 1 устанавливаетс логическа 1 и включаетс генератор 13 тактовых импульсов, импуль- .сы которого поступают на счетный вход счетчика 17, информационный вход блока 19 пам ти, синхровходы группы регистров 22 и регистра 24.

будет подана диагностирующа последовательность , по окончании которой на k выходе генератора 16 кода

35 Гре формируетс логическа 1, котора вызывает по вление логической 1 на выходах триггеров 3 и 4.

В этом случае снимаетс сигнал запрета с элемента 26 сравнени , в

40 качестве которого могут использоватьс сумматоры по модулю два, и производитс сравнение сигнатуры, снимаемой с выхода сигнатурного анализатора 25, с эталонной сигнатурой,

Включение элемента НЕ 6 обеспечива- « снимаемой с регистра 24. При их ВТ поддержание логического О на несовпадении логическа 1 с пр мо- выходе элемента И 9.го выхода триггера 2 поступает на

Информаци адресуемой чейки бло- второй вход элемента 29 индикации, ка 19 пам ти заноситс в один из сигнализиру о наличии брака, а на регистров 22 группы, регистр 24, ад- 50 первый вход элемента И 12 через рес которого определ етс дешифратором 21J и далее передаетс на группы мультиплексоров 18, группу коммутаторов 20 с выходами на три состо мент НЕ 5, отключа генератор 13 тактовых импульсов от схемы устройства . При совпадении сигнатур логическа 1 с выхода триггера 3 перени и группу элементов И 30. В результате каждым тактовьм импульсом один из выходов генератора 16 кода Гре оказываетс подключенным к

одному или более входным контактам

контролируемого блока 31, а требуемые выходные контакты - к информационным входам регистра 23.

Процесс формировани контролируемого фрагмента блока 31 продолжаетс до тех пор, пока на соответствующем выходе блока 19 пам ти не по вл етс логическа 1 переключающа выходе мультиплексора 28 в

логический О. Тогда тактовые импульсы будут поступать на запуск генератора 16 кода Гре и на генератор 15. При этом на выходные контак- ты контролируемого фрагмента блока 31 будут поданы все 2 входные последовательности , которые обеспечивают установку всех элементов фрагмента в некоторое вполне определенное

Гре формируетс логическа 1, котора вызывает по вление логической 1 на выходах триггеров 3 и 4.

качестве которого могут использоватьс сумматоры по модулю два, и производитс сравнение сигнатуры, снимаемой с выхода сигнатурного анализатора 25, с эталонной сигнатурой,

второй вход элемента 29 индикации, сигнализиру о наличии брака, а на первый вход элемента И 12 через

мент НЕ 5, отключа генератор 13 тактовых импульсов от схемы устройства . При совпадении сигнатур логическа 1 с выхода триггера 3 пере55 ключает выход мультиплексора 28 в состо ние логической 1 и тактовые импульсы с выхода генератора 13 тактовых импульсов поступают на счетньм вход счетчика 17, обеспечива формирование нового контролируемого фрагмента логического блока 31.

По окончании формировани последнего диагностируемого фрагмента с соответствующего выхода блока 19-пам ти снимаетс логическа 1, котора при исправности диагностируемого блока снимаетс с выхода элемента. И 11, поступает на первый вход элемента 29 индикации, сигнализиру о исправности блока, и на установочный вход первого триггера 1, переключа устройство в исходное состо ние.

Claims

Формула изобретени

Устройство дл контрол логических блоков, содержащее два триггера первый элемент И, генератор тактовых импульсов, счетчик, сигнатурный анализатор, элемент индикации, причем выход первого триггера соединен с установочным входом счетчика и входом запуска генератора тактовых импульсов, выход которого соединен с первьтм входом первого элемента И, пр мой выход второго триггера соединен с первым информационным входом элемента индикации, отличающеес тем, что, с целью повышени достоверности контрол , в него введены блок пам ти, депшф- ратор, генератор синхроимпульсов, группа регистров, группа мультиплексоров , группа элементов И, группа коммутаторов входов-выходов, схема сравнени , элемент ИЛИ, третий и четвертьй триггеры, второй-шестой элементы И, два элемента НЕ, элемен задержки, мультиплексор, два регистра , генератор кода Гре , причем второй вход первого элемента И чере первый элемент НЕ соединен с пр мым выходом второго триггера, а выход соединен с первым входом второго элемента И и через элемент задержки - с первым входом третьего элемента И, второй вход которого через второй элемент НЕ соединен с выходом второго элемента И, входы запуска генератора кода Гре и генератора синхроимпульсов соединены с выходом третьего элемента И, устано- вочньй вход и группа выходов генератора кода Гре соединены соответственно с выходом первого триггера

2544896

и информационными входами мультиплексоров группы, выход старшего разр да группы выходов генератора кода Гре соединен также с входами 5 третьего и четвертого триггеров, адресные входы мультиплексоров группы соединены с выходами соответствующих регистров группы, соединенными также с управл ющими входами комму- 10 таторов входов-выходов группы и первыми входами элементов И группы, вторые входы которых соединены с выходами контролируемого блока, входы которого соединены с выходами 15 коммутаторов входов-выходов группы, информационные входы которых соединены с выходами мультиплексоров группы, выходы элементов И группы соединены с информационными входами 20 первого регистра, синхровход которого соединен с выходом генератора синхроимпульсов, выход первого регистра соединен с входом сигнатурного анализатора, выход которого 25 соединен с первым информационным входом схемы сравнени , второй информационный и разрешающий входы которой соединены соответственно с выходами второго регистра и четверто- 30 го триггера, выход схемы сравнени

соединен через элемент ИЛИ с входом второго триггера, инверсньш выход которого соединен с первыми входами четвертого и п того элементов И, 35 выходы которых соединены соответственно с вторым входом второго элемента И и первым входом шестого элемента И, выход которого соединен с вторым информационным входом элемен- 40 та индикации и первым установочным входом первого триггера, второй установочный вход которого вл етс входом запуска устройства, выход третьего триггера соединен с вторым 45 входом шестого элемента И и первым адресным входом мультиплексора, информационные выходы мультиплексора соединены соответственно с шинами единичного и нулевого потенциалов 50 устройства, а выход соединен с вторым входом четвертого элемента И, выход второго элемента И соединен со счетным входом счетчика, информационным входом блока пам ти, синхро- 55 входами регистров группы и второго регистра, выход счетчика соединен с адресным входом блока пам ти, перва группа ин формационных выходов которого соединена с информадаонными входами регистров группы и второго регистра, втора группа информационных выходов - с входами дешифратора , выходы которого соединены с входами режима регистров группы и второго регистра, выход первого

триггера соединен с установочными входами регистров группы, второго регистра, выходы двух старших разр дов блока пам ти соединены соответственно с вторым входом п того элемента И и вторым адресным входом мультиплексора.

Редактор И.Касарда

Составитель И.Хазова Техред И.Попович

Заказ 4722/53

Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб, , д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Корректор Л.Пилипенко