SU1249515A1 - Устройство приоритета - Google Patents

Устройство приоритета Download PDF

Info

Publication number
SU1249515A1
SU1249515A1 SU843831425A SU3831425A SU1249515A1 SU 1249515 A1 SU1249515 A1 SU 1249515A1 SU 843831425 A SU843831425 A SU 843831425A SU 3831425 A SU3831425 A SU 3831425A SU 1249515 A1 SU1249515 A1 SU 1249515A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
register
output
input
elements
Prior art date
Application number
SU843831425A
Other languages
English (en)
Inventor
Евгений Николаевич Иванов
Алла Борисовна Васильева
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU843831425A priority Critical patent/SU1249515A1/ru
Application granted granted Critical
Publication of SU1249515A1 publication Critical patent/SU1249515A1/ru

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при управлении очередностью обраихени  нескольких абонентов к блоку пам ти. Целью изобретени   вл етс  повышение надежности устройства за счет исключени  возможности по влени  нескольких сигналов на его выходах. Устройство приоритета содержит два регистра, группу элементов И, группу элементов И - НЕ, группу элементов задержки, генератор импульсов, 1 ил. ьо 4 СО СП сд

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам приоритета, и может быть использовано при управлении очередностью обращени  нескольких абонентов к блоку пам ти.
Целью изобретени   вл етс  повышение надежности работы устройства за счет иск- ключени  возможности по влени  нескольких сигналов на выходах.
На чертеже представлена блок-схема устройства приоритета.
В устройство приоритета входит регистр 1, запросные входы 2 устройства, элементы И--НЕ 3, элементы 4 задержки, элементы И 5, регистр 6, генератор 7, информационные выходы 8 устройства.
Устройство работает следующим образом.
Триггеры регистров 1 и 6 наход тс  в нсх(.)дном состо нии при отсутствии запросов 1Ю входам 2. На нулевых входах регистра 6 присутствует сигнал логического 1ул . Предположим, что приишл запрос на обслуживание по входу 22. Триггер 12 устанавливаетс  в единичное состо ние. Сигнал с нулевого выхода триггера Ь блокирует элементЕз И 5, запреща  тем самым обслуживание запроса с более низким приоритетом по входам 2з,...,2,,. Этот же сигнал проходит через элемент И-НЕ 82 и элемент 42 задержки и снимает обнуление с трип-ера 62. Величина элемента задержки выбираетс  с таким расчетом, чтобы сиг- пал обнулени  с регистра 6 снималс  после блокировки элементов И 5. Сигнал с единиц- пого 15ыхода триггера Ь поступает через э. 1емент И 62 на единичный вход триггера 6;). Если, до поступлени  сигнала опроса с выхода генератора 7 па тактовые входы триггеров 6|,...,6„ поступит запрос еще по нходу 2i, то возможны два вариапта работы устройства.
Первый вариант: сигнал с нулевого выхода трип ера 11 блокирует элементы И 02,..., 5„ до начала опроса триггеров 6,..., 6„. В этом случае после опроса триггеров 6i,..,6,,, триггер 6i устанавливаетс  в единичное состо ние. Сигнал с нулевого выхода триггера 6| поступает на пулевой вход триггера 11 и на вход элемента И-НЕ 3|. Триггер 1; обнул етс , элементы И 52,..,5п огкрываютс , на единичном входе триггера 6| по вл етс  нулевой уровень, а па нулевом входе триггера 6 i сохран етс  единичный уровень за счет сигнала с нулевого выхода триггера 6j, проход щего через элемент И--НЕ 3i и элемент 4 задержки. При следующем опросе триггеров б1,..,6„ триггер 6 уста
наливаетс  в исходное состо ние, снимаетс  сигнал с выхода 8i устройства и устанавливаетс  в единичное состо пие триггер бг, т.е. осуществл етс  обслуживание запроса по входу 2|.
Второй вариант работы устройства: сигнал с нулевого выхода триггера не успевает блокировать элементы И 5 до начала опроса.
В этом случае после опроса триггер 62 устанавливаетс  в единичное состо ние и формируетс  сигнал на выходе 82. При этом триггер 6| остае-.с  в исходном состо нии, так как сигнал обнулени  с триггера 6i снимаетс  после блокировки элементов И 5. При следующем опросе триггер 62 устанавливаетс  в исходное состо ние, снимаетс  сигнал с выхода устройства 82 и устанавливаетс  в единичное состо ние триггер 6i т.е. осуществл етс  обслуживание запроса по входу 2|.

Claims (1)

  1. Формула изобретени 
    Устройство приоритета, содержащее первый и второй регистры, группу элементов И, генератор импульсов, причем информационный вход каждого /-го (i,...,n) разр да второго регистра соединен с выходом i-ro элемента И группы, единичные выходы первого регистра соединены с первыми входами одноименных элементов И группы, выход геператора импульсов соединен с тактовыми входами разр дов второго регистра, единичные выходы которого  вл ютс  информационными выходами устройства, каждый -й пулевой выход первого регистра соединен с соответствующимвходом
    )-го и последующих элементов И группы , отличающеес  тем, что, с целью повы- щени  надежности устройства за счет иск- ключени  возможности по влени  нескольких сигналов на выходах, в него введены группа элементов И-НЕ и группа элементов задержки, выход каждого г-го элемента которой соединен с i-м нулевым входом второго регистра, вход каждого j -ro элемента задержки группы соедипен с выходом /-ГО элемента И - НЕ группы, первый вход г-го элемента которой соединен с i -M нулевым выходом второго регистра и с i-M нулевым входом первого регистра, второй вход г-го элемента И-НЕ группы соединен с i-M нулевым выходом первого регистра , тактовые входы которого  вл ютс  запросными входами устройства, информационные входы первого регистра соединены с входом логической единицы устройства.
    Редактор Н. Егорова Заказ 4325/49
    ВНИИПИ Государственного комнтета СССР
    по делам изобретеннй и открытий
    113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Филнал ППП сПатент, г. Ужгород, ул. Проектна , 4
    Составитель М. Кудр шев
    Техред И. ВересКорректор В. Бут га
    Тираж 671Подписное
SU843831425A 1984-12-27 1984-12-27 Устройство приоритета SU1249515A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843831425A SU1249515A1 (ru) 1984-12-27 1984-12-27 Устройство приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843831425A SU1249515A1 (ru) 1984-12-27 1984-12-27 Устройство приоритета

Publications (1)

Publication Number Publication Date
SU1249515A1 true SU1249515A1 (ru) 1986-08-07

Family

ID=21153870

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843831425A SU1249515A1 (ru) 1984-12-27 1984-12-27 Устройство приоритета

Country Status (1)

Country Link
SU (1) SU1249515A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1080144, кл. G 06 F 9/46, 1982. Авторское свидетельство СССР № 955070, кл. G 06 F 9/46, 1981. *

Similar Documents

Publication Publication Date Title
SU1249515A1 (ru) Устройство приоритета
RU2006926C1 (ru) Устройство для ввода аналоговой информации в цифровую вычислительную машину
SU552604A1 (ru) Устройство дл сопр жени каналов
SU1509908A1 (ru) Устройство дл контрол ЦВМ
SU748303A1 (ru) Устройство функционального контрол интегральных схем с функцией пам ти
SU1005285A2 (ru) Устройство дл умножени частоты следовани периодических импульсов
SU1160410A1 (ru) Устройство адресации пам ти
SU1243030A1 (ru) Устройство дл управлени пам тью
SU1298742A1 (ru) Генератор случайного процесса
SU805313A1 (ru) Устройство приоритета
SU1529239A1 (ru) Приоритетное устройство доступа к общей пам ти
SU1256007A1 (ru) Устройство дл ввода информации
RU2108618C1 (ru) Многоканальное устройство приоритета
SU1272357A1 (ru) Буферное запоминающее устройство
SU1658153A2 (ru) Многоканальное устройство приоритета дл обслуживани запросов
SU1151973A1 (ru) Устройство дл тестового контрол электромеханических блоков
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU1529221A1 (ru) Многоканальный сигнатурный анализатор
SU1226455A1 (ru) Микропрограммное устройство управлени
SU1497617A1 (ru) Устройство дл отладки программно-аппаратных блоков
SU1244677A1 (ru) Устройство дл контрол параметров
SU1119020A1 (ru) Устройство управлени пам тью
SU1196897A1 (ru) Устройство дл формировани пор дковых статистик
SU1355984A1 (ru) Устройство дл регистрации информации
SU1575190A1 (ru) Устройство дл управлени динамической пам тью