SU1236489A1 - Устройство дл управлени пам тью - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в составе процессора ЭВМ. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  динамического режима работы управл емого блока пам ти. Устройство содержит блок управлени , выполненный на процессоре, блок пам ти, два триггера и п ть элементов И. При обращении к управл емой записи, например, сигналами Запись, Чтение, Регенераци  эти сигналы проход т до управл емого блока пам ти в соответствии с программой, хранимой в п том блоке управлени . 4 ил , 1 табл. с (Л |С со ОО ;о

Description

1236489

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в составе процессора ЭВМ

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  динамического режима работы управл емого блока пам ти.

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2- схема блока управлени ; на фиг.З - алгоритм работы; на фиг. 4 - диаграмма работы.

Устройство (фиг. 1) содержит блок пам ти, формирователь 2 адреса, счетчик 3, блок 4 управлени , счетчик 5, триггеры 6 и 7, элемент ИЛИ 8, элементы И 9-13, тактовую шину 14 устройства , шину 15 задани  этапов работы устройства, шину 16 задани  режима записи в управл емую пам ть, шину 17 задани  начальных условий устройства шину 18 задани  объема управл емой пам ти, шину 19 задани  режима чтени  управл емой пам ти, шину 20 сброса устройства, шину 21 задани  режи- ма регенерации управл е1«)й пам ти, вход 22 запрета записи управл емой пам ти (управл ема  пам ть не показана ) , вход 23 запрета чтени  управл емой пам ти, дешифратор 24, вход 25 записи управл емой пам ти, вход 26 чтени  управл емой пам ти, выход 27 признаков работы устройства.

Блок управлени  (фиг. 2) содержит блок 28 пам ти микрокоманд, счетчик 29, регистр 30 микрокоманд,муль- типлексер 31, элемент ИЛИ-НЕ 32, группу из элементов И 33-39, элементы И 40-43, элемент ИЛИ 44, шины 45 и 46 синхронизации устройства,вход 47 задани  режима работы устройства, вход 48 пуска устройства, выход 49 подтверждени  начала работы устройства , выход 50 подтверждени  работы

устройства.

Устройство дл  управлени  цам тью позвол ет в процессе функционировани осуществить запись информации только в свободную  чейку управл емой пам ти , дл  которой в соответствующей ей  чейке пам ти устройства содержитс  нуль, а считывание информации допускаетс  только из зан той  чейки управл емой пам ти, дл  которой в соответствующей ей  чейке пам ти устрой- ства содержитс  единица. Причем возможно считывание с сохранением информации , когда содержимое соответст

0

5

5

5

0

5

0

вующей  чейки управл емой пам ти устройства сохран етс  равным единице , что означает использование  чейки управл емой пам ти при дальнейшем функционировании и считывание без сохранени  информации, когда в соответствующую  чейку пам ти устройства записываетс  нуль, что означает , что  чейка управл емой пам ти становитс  свободной и находившеес  в ней содержимое больше не используетс  .

Устройство работает следующим образом .

Сначала осуществл етс  подготовка устройства, котора  заключаетс  в том, что  чейки всей дополнительной 1 перевод тс  в нулевое состо ние, т.е. в  чейке записываетс  двоичное число, равное нулю, что соответствует тому, что соответствующие  чейки управл емой пам ти станов тс  свободными.

С шины 15 на вход 47 подают сигнал признака подготовки устройства к работе. При этом начальный адрес управ.а емой пам ти через шину 17 поступает на информационные входы счетчика 3, вход щего в формирователь 2 адреса. Код дпины пам ти через шину 18 поступает на счетчик 5. По адресу, наход щемус  в счетчике 3, дешифратор 24 выбирает требуемую  чейку пам ти 1 (фиг. 2), в которую осуществл етс  запись нул , увеличива  при этом содержимое счетчика 3 и уменьша  содержимое счетчика 5 до тех пор, пока содержимое счетчика 5,-поступающее на входы элемента ИЛИ-НЕ 32 не станет равным нулю. После этого на в ыходе 27 вырабатываетс  сигнал завершени  этапа подготовки.

Затем в процессе функционировани  после завершени  цикла обращени  какого-либо оператора к управл емой пам ти на шину 20 поступает сигнал Сброс, которьй переводит триггер 6 и 7 в нулевое состо ние, что предотвращает вьщачу ложных сигналов управлени  из устройства при по влении сигналов обращени  к управл емой пам ти на входах 16 и 1.9 устройства до того, как будет считано содержимое  чейки пам ти I, поскольку с единичных выходов триггеров 6 и 7 поступают запрещающие потенциалы на входы элементов И 9-13.

При обращении к основной пам ти на вход записи 16 или чтени  19 поступают сигналы записи или чтени , которые через элемент ИЛИ 8 поступают на информационный вход мультиплексора 31 и инициируют считывание содержимого  чейки пам ти 1, адрес которого через шину 17 поступает в счетчик 3. Одновременно дл  регистрации считываемой из пам ти 1 информации на триггерах с выхода элемента И 37 поступает стробирующий сигнал ю жимого  чейки основной пам ти, посту

на входы триггеров 6 и 7, который в момент окончани  своего действи  устанавливает триггер 6 в единичное состо ние, а триггер 7 в нулевое состо ние , если с выхода пам ти 1 на информационные входы триггеров 6 и 7 поступает нулевой потенциал, и наоборот , если с выхода пам ти 1 поступае единичный потенциал, так как информационный вход триггера 6  вл етс  инверсным.

Если сигнал записи поступает на вход 16 устройства (режим записи), и триггер 6 находитс  в единичном состо нии, а триггер 7 находитс  в нулевом состо нии (в  чейке пам ти 1 содержитс  нуль, а соответствующа   чейка управл емой пам ти считаетс  свободной),, с выхода триггера 6 на вход элемента И 11 поступает разре- шаю1ций потенциал, при наличии которого с выхода элемента И 11 на инфор мационньм вход мультиплексора 31 поступает сигнал записи единицы в  чейку пам ти 1, а на выход 25 устройства поступает сигнал Разрешение записи .

Если триггер 6 находитс  в нулевом состо нии, а триггер 7 - в единичном состо нии (в  чейке пам ти 1 содержитс  единица, а соответствующа   чейка управл емой пам ти считаетс  зан той), с выхода триггера 6 на вход элемента И 11 поступает запрещающий потенциал, а с выхода триггера 7, на вход элемента И 9 поступа ет разрешающий потенциал, при наличии которого на выход 22 устройства поступает сигнал Запрет записи.

Если сигнал чтени  поступает на вход 19 устройства (режим чтени ), триггер 6 находитс  в единичном состо нии , а триггер 7 - в нулевом, с выхода триггера 7 на вход элемента И 13 поступает запрещающий потенциал, а с выхода триггера 6 на вход элемента И 10 поступает разрешающий потенциал , при наличии которого на выход 2 устройства поступает сигнал Запрет

12364894

чтени . Если триггер 6 находитс  в

нулевом состо нии, а триггер 6 - в единичном, с выхода триггера 7 на вход элемента И 13 поступает разрешающий потенциал, при наличии которого с выхода элемента И ТЗ на выход 26 устройства поступает сигнал Разрешение чтени . При этом, если признак необходимости регенер ации содер5

)5

20

25

30

35

40

45

50

пающий с входа 21 устройства на инверсный вход элемента И 12, на другой вход которого поступает разреша- кнций сигнал с выхода элемента И 13, имеет нулевое значение, с выхода элемента И 12 на информационньй вход мультиплексора 31 поступает сигнал записи нул  в  чейку пам ти 1, что означает режим чтени  без регенерации (сохранени ). Если признак необходимости регенерации имеет единичное значение, содержимое  чейки пам ти 1 сохран етс  (т.е. остаетс  равным единице), что означает режим чтени  с регенерацией. После завершени  цикла обращени  к основной пам ти на вход 20 сброса устройства поступает сигнал Сброс, устанавливающий устройство в исходное состо ние (триггеры 6 и 7 устанавливаютс  в нулевое состо ние).

Затем на один из информационных входов 48 мультиплексора 31 поступает сигнал Пуск, При этом, по аналогии с первым этапом,осуществл етс  установка счетчика 3 и счетчика 5 по их информационным входам. Блок 4 управлени  осуществл ет считьгоание содержимого  чеек пам ти 1, соответственно увеличива  и уменьша  содержимое счетчика 3 и содержимое счетчика 5. Если содержимое считываемой  чейки пам ти 1 равно единице, то триггер 7 устанавливаетс  в единичное состо ние. При этом адрес  чейки зш- равл емой пам ти, содержимое которой не использовано, содержитс  в счетчике 3. После того, как содержимое счет- чика 5 станет равным нулю, блок управлени  вырабатывает сигнал завершени  этапа анализа на соответствующем выходе 50. Блок 4 управлени  представ- л ет Собой микропрограммный автомат, реализованньй на посто нном запоминающем устройстве с естественной адре- сацией микрокоманд и горизонтальным способом формировани  управл ющих сигналов.

; На информационный вход гультиплек сора 31, соответствующий нулевому коду на его управл ющих входах группы , подаетс  посто нный сигнал, равный нулю.

в блоке 28 пам ти хранитс  микропрограмма управлени  работой устройства , граф-схема которой представлена на фиг. 3, а содержимое блока 28 пам ти (микропрограмма в двоичных кодах) представлено в таблице. В граф-схеме микропограммы и в таб,пице прин ты следующие обозначени : АО - начало работы устройства, А1 - запись нул  в  чейку пам ти 1 сигналом с выхода элемента И 33 (фиг. 2), А2- увеличение содержимого счетчика 3 и уменьшение содержимого счетчика 5; A3 - выдача сигнала завершени  этапа подготовки с выхода элемента И 38 А4 - выдача на выход элемента И 34 сигнала чтени  содержимого  чейки пам ти 1 и сигнала (записи) считанной информации на триггерах 6 и 7, А5 - запись единицы в  чейку пам ти с выхода элемента с И 34; А5 - вьзда- ча сигнала завершени  этапа анализа через выход 50 ПО - пустой оператор используемый дл  выравнивани  длительностей обслуживани  за вок на обращение к управл емой пам ти; Р1 - анализ наличи  на входе 47 мультиплексора сигнала работы устройства-, Р2 - проверка на нуль содержимого счетчика 5; РЗ - анализ наличи  сигнала обращени  к управл емой пам ти Р4 - анализ наличи  на информационном входе 48 мультиплексора 31s Р5 - анализ наличи  на выходе элемента ИЛИ 8 сигнала записи единицы в  чейку пам ти 1i Р6 - анализ наличи  на элементе И 11 сигнала записи нул  в  чейку пам ти 1J 1 - направление перехода при выпсетнении услови ; О - направление перехода при невыполнении услови .

Используютс  микрокоманды двух типов: операционные и управл ющие, структуры которых приведены в шапке таблицы. Дл  выделени  операционных и управл ющих микрокоманд в управл ющем слове, состо щем из дев ти разр дов , введен одноразр дный признак (первый разр д микрокоманды), опре- дел н ций тип микрокоманды. Если признак равен нулю, то микрокоманда  вл етс  операционной, если признак равен единице - управл ющей.

0

Операционна  микрокоманда вырабатывает сигналы управлени , поступающие на соответствующие выходы блока управлени . Поскольку используетс  горизонтальное микропрограммирование, каждому разр ду операционной микрокоманды (за исключением первого разр да  вл ющегос  признаком типа микроко0 манды), поставлен в соответствие оп- ределенньш сигнал управлени . Используетс  следующее распределение сигналов управлени  по разр дам операционной микрокоманды: второй разр д (3,)5 значение двоичного числа, записываемого в пам ть 1 устройства; третий разр д (jj) - сигнал записи двоичного числа в пам ть 1 устройства; четвертый разр д ()) - сигнал чтени  содержимого  чейки пам ти 1 устройства, п тый разр д (Т) увеличение счетчика 3} шестой разр д (Dj) - уменьшение счетчика 5; седьмой разр д (3g) - сигнал регистрации

5 считанной из пам ти t информации на триггерах 6 и 7, восьмой разр д (1 - сигнал завершени  (выход элемента И 38); дев тьй разр д (Ig) - сигнал завершени  этапа анализа (выход элемента И 30). Если в разр де операционной микрокоманды стоит 1, то соответствующий сигнал вьфабатываетс  независимо от значений других разр дов . Микрокоман,аа А1 вырабатывает сигналы 3, и 3j, причем О, О, так как записываемое в пам ть 1 двоичное число должно, быть равно нулю; А2 вырабатывает сигналы 3 и DjJ A3 вырабатывает сигнал 1 , А4 вырабатывает сигналы 3g ; А5 вырабатывает сигналы 2 , и J 2 , причем J, 1, так как записываемое в пам ть двоичное число должно быть равно единице; А6 вырабатывает сигнал 3g. После выполнени  операционной микрокоманды осуществл етс  переход к микрокоманде, записанной в следующей  чейке блока 28 пам ти микрокоманд.

Управл ющие микрокоманды используютс  дл  изменени  естественного пор дка следовани  микрокоманд, что сводитс - к вьшолнению безусловных и условных переходов. Управл юща  микрокоманда содержит поле X (со второго по четвертьй разр ды), опрёде- л ющее номер анализируемого логического услови  (услови  Р1, Р2, РЗ, Р4р Р5, Р6) и поле В (с п того по де- в тый разр ды)5 определ ющее адрес

0

5

5

0

5

следующей микрокоманды в случае невыполнени  анализируемого логического услови . Если X О, то адрес следующей микрокоманды безусловно равен В, т.е. вьтолн етс  безусловный переход. Условный переход выполн етс следующим образом. Если вьтолн етс  логическое условие, номер которого задан в поле X микрокоманды, то адре следующей микрокоманды равен (А+1), где А - адрес выполн емой микрокоманды . Если же условие не вьтолн етс , то адрес следующей микрокоманды равен В.

Блок управлени  работает следую- 1ЦИМ образом.

При необходимости включени  устройства в работу подаетс  сигнал на вход сброса в нуль счетчика 29, ко- торый обнул ет его содержимое. Это исходное состо ние блока 4 управлени , т.е. на выходах счетчика 29 устанавливаетс  адрес, равный нулю (адрес первой микрокоманды). При изме- нении адреса на адресных входах блока 28 пам ти микрокоманд на его выходах устанавливаетс  содержимое требуемой  чейки, которое заноситс  в регистр 30 микрокоманд при поступлении тактового сигнала Т1 на вход записи регистра 30 микрокоманд. Выработка управл ющих сигналов на выходах блока 4 управлени  и изменение содержимого счетчика 29 осуществл етс  тактовым сигналом Т2, поступающим на шину А5. Если в регистре 30 микрокоманд находитс  операционна  микрокоманда (содержимое первого разр да равно нулю), на инверсньм вход элемента И 40 с выхода признака микроко манды регистра 30 микрокоманд поступает разрешающий потенциал, при наличии которого тактовый сигнал Т2, поступающий на вход элемента И 40, поступает на входы элементов И 33-39 и через элемент ИЛИ 44 увеличивает содержимое счетчика 29 на единицу. В результате с выходов тех элементов И 33-39, на входы которых поступают разрешающие потенциалы с соот- ветствукицих выходов регистра 30 микрокоманд , определ емые его содержимым (микрокомандой), поступают сигналы управлени , требуемые микрокомандой , и осуществл етс  переход к еле- дующей микрокоманде. Если в регистре 30 микрокоманд находитс  управл юща  микрокоманда (содержимое первого

f5

.

c 5

0

разр да равно единице), на вход элемента И 41 с вькода признака микрокоманды регистра 30 микрокоманд поступает разрешающий потенциал, при наличии которого тактовый сигнал Т2, поступающий на вход элемента И 41, поступает на входы элемента И 42 и элемента И 43.

Содержимое второго, третьего и четвертого разр дов, регистра 30 микрокоманд (поле X управл к дей микрокоманды ) , определ ющее номер анализируемого логического услови , поступает на управл ющие входы мультиплексора 31, в результате чего значение требуемого микрокомандой логического услови  через информационный вход ryльтиплeкcopa 31, определ емое номером логического услови , поступает на выход мультиплексора 31. Если выполн етс  безусловный переход, или не выполн етс  требуемое логическое условие (на выходе мультиплексора 31 нулевой потенциал), на инверсньй вход элемента И 43 пост тгает разрешающий потенциал, при наличии которого тактовый сигнал Т2, поступающий на вход элемента И 43, поступает на синх- ровход счетчика 29. В результате в счетчик 29 адреса записываетс  инфор- , поступающа  на его информационные входы с соответствунщих выходов регистра 30 микрокоманд (поле В управл ющей микрокоманды). Если логическое условие выполн етс , с выхода мультиплексора 31 поступает разрешающий потенциал на вход элемента И 42, при наличии которого тактовый сигнал Т2 через элемент ИЛИ 44 увеличивает содержимое счетчика 29 на единицу.

Работа блока 4 управлени  по сн етс  временной диаграммой, приведенной на фиг. 4. На ней показано выполнение первых трех микрокоманд микропрограммы при наличии сигнала на входе 47 (логическое условие Р1), и прин ты следующие сокращени : НУ - сигнал начального установа СЧА - сигналы на выходах счетчика 29, ПЗУ - сигналы на выходах блока 28 пам ти микрокоманд , РМК (1) - сигнал на выходе признака микрокоманд регистра 30 микрокоманд , РМК (2-9) - сигналы на остальных выходах регистра 30 микрокоманд .

Дл  правильной работы устройства необходимо соблюдение следующих ус- . ловий: длительность импульсов такто9 123648910

вых сигналов Т1 и Т2 определ етс записи или чтени ) синхронизируютс 

суммой вреькни считывани  информациитактовыми сигналами Т1 и должны прииз дополнительной пам ти 1 устройствасутствовать на входах записи/чтегги 

и времени записи информации в тригге-устройства в течение п ти полных такры 6 и 7 устройства; сигналы обраще-j тов следовани  тактовых сигна НИН к управл емой пам ти (сигналылов Т1 .

Claims (1)

1. Формула изобретени 

   Устройство дл  управлени  пам - тью, содержащее счетчик, формирователь адреса, блок пам ти, первый триггер, первый и второй элементы И, причем выход формировател  адреса соединен с. адресным входом блока па

   м ти, адресные входы формировател  адреса соединены с шиной задани  начальных условий устройства, выход первого элемента И соединен с пр мым входом второго элемента И, о т л и- чающеес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  динамического режима работы управл емого блока пам ти, оно содержит третий, четвертый и п тьй элементы И, второй триггер и элемент ИЛИ, а также блок управлени , содержап1ий счетчик, блок пам ти микрокоманд, регистр микрокоманд , мультиплексор, группу элементов И, четьфе элемента И, элемент ИЛИ и элемент ИЛИ-НЕ, причем первый вход элемента ИЛИ соединен с шиной задани  режима записи в блок пам ти и с первь1ми входами третьего и четвертого элементов И, выход третьего элемента И соединен с первым информационным входом мультиплексора, выход которого соединен с первым входом первого элемента И блока управлени  и инверсным входом второго элемента И блока управлени , выход которог соединен с синхровходом счетчика блока управлени , разр дные выходы которого соединены с адресными входами блока пам ти микрокоманд, выходы которого соединены с информационными входами регистра микрокоманд, выход признака микрокоманды которого соединен с первым входом третьего эле- мента И блока управлени  и инверсным входом четвертого элемента И блока управлени , выход которого соединен с первыми входами элементов И группы и первым входом элемента ИЛИ блока управлени , выход которого соединен с суммирующим входом счетчика блока управлени , группа информационных входов которого соединена с группой выходов признака адреса регистра микрокоманд и со вторыми входами первого , второго, третьего, четвертого и п того элементов И группы, группа выходов кода микрокоманды регистра микрокоманд соединена с группой уп- равл кнцих входов мультиплексора и вторыми входами шестого и седьмого элементов И группы, выходы которых соединены с входами считьшани  и записи блока пам ти соответственно, выход признака режима работы устройства регистра микрокоманд соединен с третьим управл ющим входом мульти

   15

   20

   ч -

   30

   0

   плексора и информационным входом блока пам ти, выход которого соединен с инверсным информационным входом первого триггера и информационным входом второго триггера, выход которого соединен с вторым входом- четвертого элемента И и с первым входом первого элемента И, второй вход которого соединен с шиной задани  режима чтени  в управл емую пам ть, первым входом п того элемента И и вторым входом элемента ИЛИ, выход которого соединен с вторым информационным входом мульти плексора, третий информационный вход которого соединен с шиной нулевого потенциала устройства, выход п тЬго элемента И группы соединен с входом синхронизации формировател  адреса, выход четвертого элемента И группы соединен с входами синхронизации первого и второго триггеров, выход пер- . вого триггера соединен с вторыми входами второго и п того элементов И, выход третьего элемента И группы соединен с вычитающим входом счетчика, . разр дные выходы которого соединены . с входами элемента Ш1И-НЕ, выход которого соединен с четверть1м информационным входом мультиплексора, п тый информационный вход которого соединен с выходом второго элемента И, шестой и седьмой информационные входы мультиплексора соединены с входом пуска устройства и входом задани  режима работы устройства соответственно, при этом инверсньй вход второго элемента И соединен с шиной задани  режима регенерации управл емой пам ти, входы сброса первого и второго триггеров соединены с входом сброса уст-- ройства, информационные входы счетчика соединены с шиной задани  объема управл емой пам ти, выход первого элемента И соединен с входом считывани  управл емой пам ти, вход синхронизации регистра микрокоманд соединен с первым входом синхронизации устройства , второй вход синхронизации которого соединен с вторым входом третьего элемента И блока управлени  и пр мым входом четвертого элемента И блока управлени , выход третьего элемента И блока управлени  соединен с вторым входом первого элемента И блока, управлени  и пр мым входом второго элемента И блока управлени , выход первого элемента И блока управлени  соединен с вторым входом элемента ИЛИ

   блока управлени , выходы первого и второго элементов И группы элементов И соединены с выходами подтверждени  начала работы устройства и подтверждени  работы устройства соответственно , а выходы четвертого и п того элементов И соединены с вхо - дами запрета записи и чтени  управл емой пам ти соответстве - нно.

   18

   №nf

   - KeedKOfff