SU1216777A1 - Устройство дл формировани интегральных характеристик модул рного кода - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в цифровых устройствах , -реализующих, немодульные операции над числами, представленными в модул рной системе счислени . Изобретение позвол ет расширить функциональные возможности устройства за счет формировани  ранга  дра и коэффициентов полиадического представлени  чисел. Устройство содержит К информационных входов (к - число модулей системы счислени ), управл ющий, тактовый и установочный вводы, К входных регистров, (К-1)-разр дный счетчик, (К-2)-разр дный регистр, триггер, блок преобразовани  модул рного кода в константы сужени  кода, состо щий из К групп посто нных запоминающих блоков и (К-1) групп элементов ИЛИ, блок суммировани  вычетов , счетчик, элемент ИЛИ, блок из (К-2) элементов И, блок хранени  констант , регистр, регистр  дра числа, корректор  дра числа, триггер поправки знака, блок регистров полиадического кода, блок счетчиков ранга числа, счетчик корреки 1и ранга числа , сигнальный выход, выход полиадического кода и выходы  дра, ранга и поправки знака числа устройства. 1 з.п. ф-лы. 2 ил. (Л % ю О) vl

Description

I

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в цифровых устройствах реализующих немодульные операции над числами, представленными в модул рной системе счислени .

Цель изобретени  - расширение функциональных возможностей устройства путем формировани  ранга,  дра и коэффициентов пагшадического представлени  чисел.

На фиг, 1 представлена структурна  схема устройства дл  формировани  интегральных характеристик модул рного кода; на фиг. 2 - выполнение блока преобразовани  модул рного кода в константы сужени  кода.

Устройство содержит К -информационных входов 1 устройства (К - число модулей системы счислени ),, управл ющий вход 2 приема кода, тактовый вход 3, установочный вход 4 устройства , К входных регистров 5, кольцевой (К-1)-разр дный счетчик 6, (К-2) разр дньш регистр 7, триггер 8, блок 9 преобразовани  модул рного кода в константы сужени  кода, блок 10 суммировани  вычетов, счет- шк 11, элемент 12 ИЛИ, блок 3 из (К-2) элементов И, блок 14 хранени  констант, вспомогательный регистр 15 регистр 16  дра числа, корректор 17  дра числа, триггер 8 поправки знака j блок 19 регистров полиадического кода, блок 20 счетчиков ранга числа, счетчик 21 коррекдаи ранга числа, сигнальный выход 22 устройства , выходы 23 полиадического кода устройства, выходы 24-26 соответственно  дра, ранга и поправки знака числа устройства.

Блок 9 преобразовани  модул рного кода в константы сужени  кода содержит К групп посто нных запоминающих блоков 27 и (К-1) групп элементов .28 Ш1И.

Посто нный запоминающий блок 27 обладает емкостью m j слов, разр дность которых составл ет b((,-j + i liogгInц-j.,Lбит. В пам ть посто нного запоминак цего блока 27 по адресу о(, 1 ,.. . ,т; -ij- записьгеаетс  константа

,(L,)nLJbz ll/L, (i;

M

где М,, 1:;П , ., . . ,гпц - упор доченные по убыванию основани  мо

,

- -,

2167772

дул рной системы счислени  (); через 1 X обозначаетс  наименьший неотрицательный вычет, сравнимый с величиной X по некоторому модулю Р, 5 ,CXj HJXC - соответственно ближайшие к X слева и справа целые числа.

Адресный вход с номером i блока 9 подключен к выходу соответствующего входного регистра 5, i-й выход - к

10 одноименному входу блока 10 суммировани  вычетов, а j-й управл ющий вход подключен к выходу (j-l)-ro разр да Ск-1)-разр дного счетчика 6 (i,2,,..,K; ,2,...,K-l; разр 13 ды нумеруютс  начина  с О).

Блок 10 суммировани  вычетов предназначен дп  сложени  по модулю т па;к; (jCmj-l) за тактов (j 12 ,3,.;. ,KJ- наборов из К вьие20 тов по модулю т. Блок 10 имеет -Т-каскадную структуру и реализован на регистрах и сумматорах по модулю т.

Блок 19 регистров полиадического кода содержит три регистра дл  хра23 нени  трех младших цифр кода. Информационный вход и выход i-ro регистра (.,2,3) подключены соответственно к i-M информационному входу и выходу блока 19, а управл ющий вход приема

3Q кода - к 1-му управл ющему входу блока 19 регистров. Блок 20 счетчика ранга числа состоит из счетчиков по модул м га, m5,-...,m. Счетный вход счетчика по модулю rrij подключен к . 1-му счетному входу блоки 19, управл ющий вход приема кода - к i-му уп- равл иощему входу блока,- а выход  вл етс  i-M выходом блока 20. Информационные входы всех счетчиков объе jj динёны и подключены к информационному входу блока 20 счетчиков.

Блок 14 хранени  констант выполнен на основе долговременного злпр- 45 минающего устройства емкостью 2 5

слов разр дностью бит (Ъ , ,(K-l), ,3), bi llogjm,.

В пам ть блока 14 хранени  констант по адресу Q2 3 4-J2 записан набор константд

W,,, (Q,X).j , S.,, ,i, Q,X, 55 определ емый соотношени ми

fO, если a..T,,j,, или если U - в остальных случа х.

О,если j 0

K-j

т./.

X.-J 1- 1

in

K-J

+ xlКРСЛИ J i 0 ;

л

o-K-J + i-A

LQ 1

если

Q

n

K.-J

K.-j + 1 J 0 ,

k-j

- X

h-,,

Корректор 17  дра числа по входным величинам 1 0,1 .... , и ,1}, поступающим соответственно на второй и первый входы, определ ет  дро числа по формуле

к-- к0кКорректор 17  дра числа может быть реализован с помощью (1+Ь)-раз р дного вычитател , или посто нного запоминающего устройства емкостью т слоен разр дностью (1+Ъ|) бит, где bK logjm.

Рассмотрим работу устройства дл  формировани  интегральных характеристик модул рного кода. По сигналу , поступающему на управл ющий вход 2 устройства, во входные регистры 5 и (К-1)-разр дный счетчик 6 через информационные входы 1 и установочный вход 4 устройства поступают соответственно модул рный код (Ьу, L5,...,Lx) исходного числа Af{0,l,.. ...,M-l} ()m,, ,2,...,K и двоичный код единицы, после чего начинаетс  первый такт операции формировател  интегральных характеристик модул рного кода числа А.

Остаток о(; с выхода регистра 5 через блок 9 преобразовани  модул рного кода в константы сужени  кода поступает на адресные входные шины соответствующего запоминающего блока 27, на управл ющий вход выдачи кода которого с выхода (К-1)-разр дного счетчика 6 подаетс  сигнал Sj-f дл  всех i 1 ,.2 ,.. . ,К; j l ,2 ,.. . ,К-1 . Так как на первом такте, работы устройства среди сигналов 6 , б ,. . . ,. . , О|.7.  вл етс  лишь сигнал S(,, то на выходах блока 9 сформируетс  набор констант

U q,(L,), a,(L),...,q,(LK), считанный из пам ти посто нных запоминающих блоков. 27. Компоненты набора Uy передаютс  в блок 10 суммировани  вычетов, который по истечении очередных Т тактов определит величину

К

Q,, (Li).

На каждом йкте работы устройства по сигналу, подаваемому на тактовый вход 3 устройства, содержимое счетчика 6 сдвигаетс  на один бит по направлению к старшим р дам, а содержимое счетчика 11 увеличиваетс  на единицу. В результате этого на j-м такте (,3,...,К-1) в блоке 9 сработают посто нные запоминакдцие блоки 27, ив блок 10 суммировани  поступает набор вычетов

(bi),qj(L),...,qj( ), и,.. . , и X.

Суммиру  констаты набора Uj, блок 10 по истечении (T+j)-ro такта получает величину

J-H

«. II JjCLi).

1-1

На (Т+)-м такте в единичном состо нии находитс  Т-й разр д счетчика 6, поэтому на этом этапе счетчик 11 будет обнулен, а на (Т+2)-м такте в нулевое состо ние установ тс  триггеры 8 и 18, так как на нулевые их входы поступает сигнал В этот же момент сигнал 1 через второй вход элемента 12 ИЛИ пройдет на управл ющий вход блока 19 регистров и управл ющий вход приема

кода блока счетчиков 20. В результате в блок 19 регистров через первый информационный его вход с вьосода соответствующего регистра 5 поступает остаток L, совпадающий с первой

цифрой а полиадического кода числа А, а в блок счетчиков 20 и регистр 16 с третьего и четвертого выходов блока 14 хранени  констант поступают соответственно треть  и

четверта  константы набора величин I

w,CQiX)5,s,,i,,,if ,X ,

формируемого согласно соотношени м С2-6) блоком 14 ко входным величинам Q, и X , поступающим соответственно с выходом блока 10 суммировани  вычетов, счетчика 11 и вспомогательного регистра 15 (значение величины X на данном такте несущественно ). д

Величина 7 записываетс  также в регистр 16  дра. Согласно изложенному , на (T+j+2)-M такте (,2,...

..К-2) из пам ти блока 14 хранени  констант будет считан набор констан

л

j4 (Qj-nMvt-jii,9K-JsS.j sa.

§K-.J 1Так как на рассматриваемом такте

сигнал®. 1,. где L...|. l T+J + 11 К-1, то величина с р ётьего выхода блока 14 будет передала в (K-j+l)-ft счетчик блока 20 через информационный его вход, если ФК-2, и в третий регистр блока 19 при , величина с четвёртого выхода блока 14 передаетс  в регистр 15, а также во второй регистр блока 19, если , Отметим, что величины, и а, получаемые ссотв ётственнр. на третьем и четвертом выходах блока 4 хранени  констант в {Т+К)-м такте работы устройства ()5  вл ютс  соответственно второй и третьей цифрами полиадического представлени  числа А, , .

л

;.1Тризнак 8 с первого вькода блока 14 подаетс  на единичный триггер и вход установки в О регистра 7, после чего в него записываютс  содержимое соответствующих разр дов счетчика б, а величина , вырабатьшэ.е ма  на втором выходе блока 14, поступает па вторые входы элементов И блока 13 . Если 0 то и 8,, 0, поэтому в данном случае на выходах всех элементов И блока 3 отсутствует единичный сигнал, благодар  чем содержимое счетчиков блока 20 и счетчика 21, регистра 16 и триггера 18 останетс  неизменным, а в ()-й разр д регистра 7 с выхода разр да счетчика 6 поступает 1. Предположим теперь, что ,-,,,, . ., + , l, (существование указанного j следует из того, что в рамках реализуемого алгоритма всегда S 1}, Тогда на ()-M такте операции в старших J/J разр дах регистра 7 будут записаны .единшда (первый маркирующий код), вследствие чего на выходах блока 13 элементов И с номерами K-J-,,-,. ,,К-3 и К-2 формируютс  соответственно поправки знака числа .,,,,: ©k-f и Qj;, равные полученной на втором выходе блока.14 хранени  констант величине 8 K-j, . Поправка подаетс  на счетный вход счетчика 21 дл  коррекции ранга, первый вход корректо5

0

0

5

ра 17  дра; единичный вход триггера 18 поправки знака числа и первый вход элемента 12 ИЛИ. Если 0,1, то корректор 17  дра числа произведет коррекцию содержимого { регистра 16 и полученное, таким образом,, значение  дра к числа А с выхода коррек ,тора 17 запишетс  в регистр 16  дра, так как в данный момент на его управл ющий вход приема кода с выхода элемента 12 ИЛИ поступает единичный сигнал, в счетчике 21 сформируетс  ранг числа А по формулер - + + 6, а в триггер 18 запишетс  поп- равка0| ;. Если6 к 0, то указанные действи  не выполн. ютс . В этом случае в регистре 16, триггере 18 и счетчике 21 наход тс  искомые значени  соответствующих интегральных характеристик модул рного кода. Так как на рассматриваемом (T+j,+2)-M такте операции сформированный на первом выходе блока 14 хранени  констант признак Э j.f регистр 7 обнул етс , после чего на его вхо- ды подаетс  содержимое соответствующих разр дов счетчика 6, а триггер 8

установитс  в единичное состо ние, сигнализиру  тем самым посредством выхода 22 устройства о том, что на выходах 24-26 устройства сформированы соответственно  дро , ранг J и поправка знака числ а . отвечающие исходному числу А.

Если. , то нар ду с описанным действи ми на ()-M такте поправки ®K-. (,3,.,.,) с выхода ( элемента И блока 13 поступает на счетньй вход (K-j-l)-ro счетчика блока 20 и после коррекции его содержимого получаетс  ()-  полиадического кода числа А

(а K-./H.Z |aK-j+2+ K-J iK остальные цифры полиадического кода числа А формируютс  аналогично на последующих тактах работу устройства. Пусть среди признаков S ,S ,. . , , f единичные .знач.ет  принимают лишь признаки ,. . . , c5 K-Ji . где 0.1, , тогда, согласно изложенному по истечении (T+j,:,+2)-ro такта (г 1 ,2 , . . , ,-1 ) j старших разр дов регистра 7 будут обнулены, а на (T+j,, .+2)-м на втором такте в разр дах регистра 7 с но- . мера уги K-J-3, K-jr-4,. . ,K-jh4i 2 со- держатс  единицы, вследствие чего

71

на j-M выходе блока 13 элементов И (, Pv-.1f,-3,...,K-j,-D формируетс  поправка знака числа 0. 2., равна  величине ., полученной на втором выходе блока 14 хранени  констант. Поправка Gj. поступает на счетный вход (j+3)-го счетчика блр- ка 20, где формируетс  (+3)-  цифра полиадического кода числа А по прави лу aj4j laj43+ ;-2l ;4-3- коррек ции на (Т+К)-м такте содержимых соответствующих счетчиков и получени  второй и третьей цифр полиадического кода чиста А во.втором и третьем регистрах блока 19 процесс формировани  полиадического кода числа А за- вершае.тс . Значени  цифр а , а, . . . .а снимаютс  с выходов 23 устро11ства и на этом опе-раци  формировани  интегральных характеристик модул рного кода числа А заканчиваетс .

Claims (2)

1. Устройство дл  формировани  интегральных характеристик модул рного кода, содержащее К входных регистров , входы которых  вл ютс  информационными входами устройства, блок преобразовани  модул рного кода в константы сужени  кода, блок суммировани  вычетов, блок из (К-2) элементов И, элемент ИЛИ и триггер поправки знака, выход которого  вл етс  выходом поправки знака устройства, отличающее с  тем, что, с целью расширени  функциональных возможностей путем формировани  ранга ,  дра и коэффициентов полиадического представлени  чисел, в него вве дены (К-1) -разр дный счетчик, (К-2)- разр дный регистр, триггер, счетчикj блок хранени  констант, вспомогатель- ньй регистр, .регистр  дра числа, корректор  дра числа, блок .регистров полиадического кода, блоков счетчиков ранга числа и счетчик коррекции ранга числа, выходы К входных регист ров соединены с адресными входами блока преобразовани  модул рного кода в.константы сужени  кода,управл ю щие входы которого подключены к соответствующим выходам (К-1)-разр д- ного счетчика, а выходы - к соответствующим входам блока суммировани  вьпетов, входы (К-2)-разр дного регистра соединены с соответствующими выходами (к-1)-разр дного счетчика.

6777

а вход установки в О объединен с единичным в.ходом триггера и подклю- чен к первому выходу блока хранени  .констант, первый, второй и третий

5 входы которого подключены к выходам соответственно блока суммировани  вычетов , счетчика и вспомогательного регистра, первые входы блока из {К-2 ) элементов И соединены с соот10 ветствующими выходами (К-2 )- разр д- ного регистра, вторые входы объединены и подключены к второму выходу блока хранени  констант, первые выходы подключены к соответствующим

)5 входам блока счетчиков ранга числа, а второй выход соединен с единичньм входом триггера поправки знака, первым входом корректора  дра числа и первым входом элемента ИЛИ,, второй

20 .вход которого объединен с нулевыми входами триггера поправки знака и триггера, управл ющими входами блока регистров полиадического кода и счетчика коррекции ранга числа и

25 подключен к соответствующему выходу (К-1)-разр дного счетчика, другие управл ющие входы блока регистров полиадического кода и управл ющие входы блока счетчиков ранга числа

3Q подключены к соответствующим выходам (к-1 )- р.азр дн 6го счетчика, первый информационный вход блока регистров полиадического кода, инфо рма-; ционные входы блока счетчиков ранга числа и счетчика коррекций ранга

числа .объединены-, и подключены к треt -

тьему выходу блока хранени  констант,

второй информационный вход блока регистров полиадического кода, вход вспомогательного регистра и первый вход регистра  дра числа объединены и подключены к четвертому выходу блока хранени  констант, третий информационный вход блока регистров полиадического кода подключен к выходу первого входного регистра, вто . рой вход регистра  дра числа соеди нен с выходом корректора  дра числа, второй вход которого соединен с выходом регистра  дра числа и выходом

5  дра числа устройства, выход элемента ИЛИ подключен к входу приема кода регистра  дра числа, управл ющие входыf( входных регй стров и (К-1)- разр дного счетчика объединены и

55 подключены к управл ющему входу устройства , счетные входы счетчика и (К-1)-разр дного счетчика объединены и подключены к тактовому входу

35

40

45

9

устройства, информационный вход (К-1)-разр дного счетчика соединен с установочным входом устройства, выход триггера  вл етс  сигнальным выходом устройства, вход установки в О счетчика подключен к соответ-- ствующему выходу (К-1)-разр дного счетчика, а выходы блока регистров полиадического кода и блока счетчиков ранга числа  вл ютс  выходами полиадического кода устройства.

2. Устройство по п. 1, о т л и- чающеес  тем, что блок преобразовани  модул рного кода в константы сужени  кода состоит из К групп посто нных запоминающих бло- жов и (К-1) групп элементов ИЛИ, ад77710

ресные входы посто нных запоминающих блоков каждой группы объединены и подключены к соответствующим адресным входам блока преобразовани  моду- 5 л рного кода в константы сужени  кода , управл ющие входы посто нных запоминающих блоков одного пор Дков,дго номера каждой группы объединены и подключены к соответствующим управ10 л ющим входам блока Преобразовани  модул рного кода в константы сужени  кода а выходы посто нных запоминающих блоков каждой группы подключены к соответствующим группам элементов

15 ШШ, выходы которых соединены с соответствующими выходами блока преобразовани  модул рного кода в константы сужени  кода.

Редактор П. Коссей

Составитель Л. Захарова

Техред М.Надь Корректоре. Шекмар

1001/58Тираж 673Цодписное

ВНИИПН Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектна , 4