SU1211786A1 - Система дл сбора и передачи информации - Google Patents

Description

го-цифрового преобразовател  и второй вход второго компаратора  вл ютс  соответственно первым и вторым входом блока сравнени , второй вход элемента И, первый и второй управл ющие входы триггера  вл ютс  управл ющими входами блока сравнени , выход .аналого-цифрового преобразовател , выход элемента И и выход компараторов  вл ютс  соответствующими первыми выходами блока сравнени  и выход триггера  вл етс  вторым выходом блока сравнени .

3. Система по п. 1, о т л и ч а- ю щ а   с  . тем, что блок программного управлени  содержит генератор, элемент НЕ, элементы И, счетчики, дешифраторы и элемент ИЛИ, выход генератора соединен с входом первого счетчика, первыми входами первого и второго элемента И, выход первого, элемента И соединен с входом второго счетчика, выход элемента НЕ соединен с вторым входом второго элеменИзобретение относитс  к телеметрии и может найти щ именение при построении систем сбора и передачи информации, предназначенных дл  конрол  технологических процессов, выполнени  научных исследований, испытаний различного оборудовани .

Цель изобретени  - повьш1ение быстродействи  системы за счет опроса в первую очередь той группы датчиков , на выходе которой обнаружены сигналы, вышедшие из зоны допуск

На фиг. 1 приведена функциональна  схема системы дл  сбора и передачи информации на фиг. 2 - функциональные схемы блока задани  уставок , блоков нормализации, блока выделени  максимального сигнала и блока выделени  минимгшьного сигнала на фиг. 3 - функциональные схемы блока сравнени  и преобразовани  и блока программного управлени .

Система дл  сбора и передачи информации содержит (фиг. 1) датчики 1, блоки 2 ключей, нормализатота И и первыми входами третьих элементов И, выход второго элемента И соединен с входом третьего счетчика выходы второго и третьего счетчиков соединены с соответствующими входам первого и второго дешифраторов, выходы первого дешифратора соединены с вторь 1и входами, соответствующих третьих элементов И, выходы которых соединены с управл кицими входами соответствующих вторых дешифраторов последние выходы которых соединены с соответствующими входами элемента ИЛИ, объединенный второй вход первого элемента И и вход элемента НЕ  вл ютс  входом блока, выходы счетчиков  вл ютс  первыми выходами блока, выходы первого дешифратора  вл ютс  вторыми вькодами блока, выходы вторых дешифраторов  вл ютс  третьими выходами блока, выходы первого и второго элемента И и элемента ИЛИ  вл ютс  четвертыми выходами блока программного управлени .

ры 3 и 4 первой и второй групп, блоки 5 вьщелени  минимального сигнала , блоки 6 выделени  максимального сигнала, блок 7 сравнени , блок 8 пр9граммного управлени ,

блок 9 задани  уставок и коммута- тор 10.

Датчики 1, блоки 2-6, составл ют информационный канал 11.

Блок 9 задани  уставок (фиг.2) выполнен на переменных резисторах 12 и 13.

Нормализаторы 3 и 4 (фиг. 2) выполнены на усилител х напр же- 5 ни  14 и 15.

Блок 6 вьзделени  максимального сигнала и блок 5 вьщелени  минимального сигнала (фиг. 2) содержат соответственно диоды 16, 17, резисто- ры 18, 19, операционные усилители 20, 21.

Блок 7 сравнени  (фиг. 3) может состо ть из следующих элементов: аналого-цифрового преобразовател  (АЦП) 22, компараторов 23, 24, элементов ИЛИ 25 и 26, триггера 27.

5

3

Аналого-цифровой преобразователь 22 предназначен дл  преобразовани  сигналов, поступающих с датчиков 1, в цифровой код. Компараторы 23 и 24 производ т сравнение напр жени  на выходе блоков 6 и 5 выделени  максимального и минимального сигналов с напр жением UQ. На выходе компараторов 23, 24 формируетс  уровень, соответствующий логической единице, при превышении напр жением, поступающим от группового коммутатора, напр жени  И, , т.е. при обнаружении параметров, превысивших верхний или нижний допуск. На выходе элемента ИЛИ 25 формируетс  сигнал, соответствующий логической единице, в случае обнарз ени  превышени  верхнего или нижнего допуска, и формируетс  сигнал, со- ответствующий логическому нулю, в противном случае. Триггер 27 предназначен дл  хранени  результата одновременного контрол  группы датчиков , подключенных к коммутатору 10 при этом на его выходе устанавливаетс  О, при обнарз ении превьш1е- ни  верхнего или нижнего допуска в группе параметров, В этом случае система переходит к поочередному опросу датчиков 1, среди которых обнаружена неисправность. Элемент И 26 предназначен дл  вьщачи импульса запуска на АЦП 22, в случае обнаружени  параметра, превысившего верхний или нижний допуск.

Блок 8 программного управлени  может содержать (фиг. 3) генератор 2 тактовых импульсов, элемент НЕ 29, элементы И 30, 31, 32, элемент ИЛИ 33 двоичные счетчики 34, 35 и 36, дешифраторы 37 и 38.

Генератор 28 тактовых импульсов предназначен дл  синхронизации работы всей системы. Элемент И 30 предназначен дл  управлени  работой счетчика 34, разреша  или запреща  прохождение импульсов на него с генератора 28. Элемент НЕ 29 служит дл  инвертировани  сигнала с триггера 27 Элемент И 31 предназначен дл  управлени  работой счетчика 35, разреша  или запреща  прохождение импуль сов на него с генератора 28. Дешифраторы 37 и 38 предназначены дл  преобразовани  двоичного кода в единичный позиционньш код, управл ющий переключением каналов соответственно групповым коммутатором 10 и бло11786

ком 2 ключей. Элементы И 32 формируют сигнал включени  соответствующего депшфратора 38. Элементом ИЛИ 33 формируетс  сигнал об окончании опро5 са датчиков, подключенных к тому или иному блоку 2 ключей. Счетчи- ком 36 фиксируетс  число тактовых импульсов, поступающих с генератора 28, и с помощью которого опреде10 л етс  момент времени обнаружени  параметров, вышедших из зоны допуска .

Система работает следующим образом По команде с блока 8 программно15 го управлени  с помощью коммутатора 10 выходы блоков 6 и 5 вьщелейи  максимального и минимального сигналов , соединенных через нормализаторы 3 и с первым блоком 2 ключей

20 подключаютс  к блоку 7 сравнени . При этом в блоке 8 программного управлени  8 запускаетс  генератор 28 тактовых импульсов. Триггер 27, вхо- ДЯ1ЦИЙ в блок 7 сравнени , первона25 чально устанавливаетс  в нулевое состо ние, и сигнал с его инверсного выхода поступает на один из входов элемента И 30 блока 8 программного управлени , разреша  прохождение

30(Первого импульса на счетчик 34,.что приводит к возбуждению первого выхода дешифратора и, следовательно, производитс  подключение блоков 5, 6 к блоку 7 сравнени . По заднему

,, фронту импульса на выходе элемента И 30 производитс  запись в триггер 27 блока 7 сравнени  И1 ормации, поступающей на его вход с элемента ШШ 25.

д Блоками 6 и 5 вьщелени  максимального и минимального сигналов выдел ютс  сигналы с датчиков 1, подключенных к первому блоку 2 ключей , и предварительно нормализован , ные по верхнему и нижне1 у допуску нормализаторами 3, 4, имеющие наибольшее и наименьшее значение. Эти сигналы, поступающие в блок 7 сравнени , сравниваютс  с напр жением |)о компараторами 23 и 24.

В том случае, если в данной группе параметров отсутствуют вышедшие за пределы верхнего или нижнего допуска, на выходе элемен- 5 та ИЛИ 25 будет уровень, соответствующий логическому нулю, и, следовательно , с приходом импульса с элемента И 30 состо ние триггера 27

не изменитс . На счетчик 34 с генератора 28 поступит элемент И 30 второй импульс, и с помощью дешифратора 37 к блоку 7 сравнени  будут подключены выходы блоков 6 и 5 вьще- лени  максимального и минимального сигналов, соединенных с вторым блоком 2 ключей, и т.д.

В том случае, если какой-либо параметр в первой группе, сигнал с которого на входе блоков 5 и 6 имеет максимальное или минимальное значение, превышает по абсолютной величине 1/g , то на входе триггера 27 по витс  уровень, соответствующий логической единице, и, следовательно , по воздействи м заднего фронта импульса с выхода элемента И 30 триггер 27 изменит свое состо ние . На выходе триггера будет уровень, соответствующий логическому нулю, который запретит дальнейшее прохождение импульсов с генератора 28 через элементы И 30 на счетчик 34. В то же врем  сигнал с выхода триггера 27 будет проинвер- тирован элементом НЕ 29, на выходе которого будет уровень, соответствующий логической единице. При этом сработает элемент И 32, один из входов которого подключен к первому выходу дешифратора 37, а другой - к выходу элемента НЕ 29. При этом под воздействием сигнала с элемента И 32 все выходы первого дешифратора 38 будут переведены в нулевое состо ние, что приведет к размыканию всех нормально замкнутых контактов первого блока 2 ключей. Через элемент И 31 с тактового генератора 28 будут поступать импульсы на счетчик 35, двоичный код с выхода которого будет преобра зован дешифратором 38, подключенным к первому блоку 2 ключей, в единичньй позиционный код, т.е. будет осуществл тьс  поочередное подключение датчиков

первой группы к системе. При этом сигналы с датчиком будут воспринимать с  блоками 5 и 6 соответственно как максимальный и минимальный, так как в каждый момент к ним будет подключен только один датчик. При обнаружении параметра, вьшедшего из зоны допуска, на выходе элемента ИЛИ 25

0 по витс  уровень, соответствующий логической единице, который поступит на второй вход элемента И 26, на первый вход которого поступает импульс с тактового генератора 28 через эле5 мент И 31. Элемент И 26 сработает и запустит аналого-цифровой преобразователь 22, двоичный код с которого поступит на выход системы.

0 По окончании опроса датчиков первой группы импульс с последнего выхода дешифратора 38 через элемент ИЛИ 33 поступит на триггер 27, который будет переведен в нулевое

5 состо ние, и следующий импульс с тактового генератора 28 поступит на счетчик 36. При этом с помощью дешифратора к блоку 7 сравнени  будут подключены выходы блоков 6 и 5 вьще0 лени  максимального и минимального сигналов, соединенные через нормализаторы 3, 4 и нормально замкнутые контакты блока 2 ключей датчики второй группы параметров, и описанный i

процесс повтор етс .

Таким образом, системой производитс  поочередный опрос датчиков только той группы, на выходе которых

д обнаружены сигналы, превысившие верхний или нижний допуск, что позвол ет повысить скорость обнаружени  аварийного состо ни  исследуемого объекта, т.е. повысить быстродейст , вие системы. Система позвол ет так5

же более точно определить момент времени выхода того или иного параметра за пределы допуска.

tde

Фиг.З

Редактор М.Бандура

Составитель В.Бородин

Техред Т.Тулик Корректор Л.Патай

Заказ 642 /56Тираж 516 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Филиал ППП Патент, г.Ужгород, ул.Проектна , 4

Claims (3)

1. СИСТЕМА ДЛЯ СБОРА И ПЕРЕДАЧИ ИНФОРМАЦИИ, содержащая коммутатор, выходы которого соединены соответственно с первым и вторым входами блока сравнения, и в каждом информационном канале датчики, выходы которых подключены к соответствующим входам блока ключей, и блок программного управления, первый, выход которого является первым выходом системы, отличающаяс я тем, что, с целью повышения быстродействия системы, в нее введены блок задания уставок и в каждый информационный канал - две группы нормализаторов, блок выделения максимального сигнала и блок выделения минимального сигнала, выходы блока ключей соединены с первыми входами соответствующих нормализаторов первой и второй группы, вторые входы которых объединены и подключены к блоку задания уставок, выходы нормализаторов первой группы соединены с соответствующими входами блока выделения максималь ного сигнала, выходы нормализаторов второй группы соединены с соответствующими входами блока выделения минимального сигнала, выходы блока выделения максимального сигнала и блока выделения минимального сигнала соединены с соответствующими информационными входами коммутатора, вторые выходы блока программного управления соединены с управляющими входами коммутатора, третьи выходы блока программного управления соединены с соответствующими входами блока ключей информационных каналов, четвертые выходы бло- е ка программного управления соедийены с соответствующими управляющими входами блока сравнения, первый выход которого является вторым выходом системы, а второй выход соединен с входом блока программного управления и является третьим выходом системы.

2. Система по п. ^отличающаяся тем, что блок сравнения содержит,аналого-цифровой преобразователь, компараторы, элемент ИЛИ, элемент И и триггер, выходы первого и второго компараторов соединены соответственно с первым и вторым входом элемента ИЛИ, выход которого соединен с первым входом элемента И и информационным входом триггера, выход элемента И соединен с входом запуска аналого-цифрового преобразователя, первые входы первого и второго компараторов соединены с источником постоянного напряжения, объединенные второй вход первого компаратора и информационный вход анало1211786 го-цифрового преобразователя и второй вход второго компаратора являются соответственно первым и вторым входом блока сравнения, второй вход элемента И, первый и второй управляющие входы триггера являются управляющими входами блока сравнения, выход аналого-цифрового преобразователя, выход элемента И и выход компараторов являются соответствующими первыми выходами блока сравнения и выход триггера является вторым выходом блока сравнения.

3. Система по п. ^отличающаяся. тем, что блок программного управления содержит генератор, элемент НЕ, ^элементы И, счетчики, дешифраторы и элемент ИЛИ, выход генератора соединен с входом первого счетчика, первыми входами первого и второго элемента И, выход первого элемента И соединен с входом второго счетчика, выход элемента НЕ соединен с вторым входом второго элемен- та И и первыми входами третьих элементов И, выход второго элемента И соединен с входом третьего счетчика, выходы второго и третьего счетчиков соединены с соответствующими входами первого и второго дешифраторов, выходы первого дешифратора соединены с вторыми входами соответствующих третьих элементов И, выходы которых соединены с управляющими входами соответствующих вторых дешифраторов, последние выходы которых соединены с соответствующими входами элемента ИЛИ, объединенный второй вход первого элемента И и вход элемента НЕ являются входом блока, выходы' счетчиков являются первыми выходами блока, выходы первого дешифратора являются вторыми выходами блока, выходы вторых дешифраторов являются третьими выходами блока, выходы первого и второго элемента И и элемента ИЛИ являются четвертыми выходами блока программного управления.