SU1603400A1 - Устройство дл централизованного контрол параметров - Google Patents
Устройство дл централизованного контрол параметров Download PDFInfo
- Publication number
- SU1603400A1 SU1603400A1 SU884627304A SU4627304A SU1603400A1 SU 1603400 A1 SU1603400 A1 SU 1603400A1 SU 884627304 A SU884627304 A SU 884627304A SU 4627304 A SU4627304 A SU 4627304A SU 1603400 A1 SU1603400 A1 SU 1603400A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- outputs
- blocks
- input
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Устройство относитс к измерительным информационным системам и может использоватьс в машинах централизованного контрол и регулировани . Цель - повышение быстродействи устройства. Устройство содержит группу блоков унификации, группу вычитающих блоков, коммутаторы, блок задани приоритетов датчиков, шифратор, сигналов, блок буферной пам ти, переключатель, регистр пам ти, группу блоков выделени абсолютного значени сигнала, группу схем сравнени и группу ключей. 1 ил.
Description
Изобретение относитс к измери- тельн1 1м информационным системам и может быть использовано в машинах централизованного контрол и регулировани .
Цель изобретени - повышение быстродействи устройства.
На чертеже изображена схема предлагаемого устройства.
Устройство содержит группу датчиков 1 параметров, группу блоков 2 унификации , группу вычитаюш;их блоков 3, блок 4 задани номинальных значений параметра, группу блоков 5 вьиелени абсолютного значени сигнала, группу схем 6 сравнени , блок 7 задани до-, пустимых отклонений параметров, первый 8 и второй 9 коммутаторы, дешифратор 10, группу ключей 11, блок 12 задани приоритетов датчиков, шифратор 13 сигналов, выполненный на диодных сборках 14 блок 15 буферной пам ти , вьшолненный на триггерах 16 с потенциальными входами, первую 17 и вторую 18 схемы сравнени , элемент ШШ 19, таймер 20, элемент И 21, аналого-цифровой преобразователь 22, переключатель 23, регистр 24 пам ти, блок 25 индикации, соцержаги т регистр 26, преобразователи 27 и 28 двоичного кода в двоично-дес тичньш код, первый 29 и второй 30 дешифраторы, цифро- .вой индикатор 31 и блок 32 индикации состо ни контролируемого параметра.
При построении схемы шифратора 13 используютс уравнени алгебры логики дл характеристики его функций: Y, Х( 3 YG. XiX2.X3 (
IsaA.
СО
5 (
Ye Х,ХД,;
7-
S.
где X и X - пр мой и инверсный вход-
ныв сигналы триггеров 16J Y - входные сигналы шифратора 13.
Устройство работает следующим образом ,
Напр жение с выхода датчика 1 поступает на вход блока 2 унификации, с выхода которого унифицированный сигнал поступает на вход вычитающего блока 3, где происходит вычисление разности напр жений, поступающих от блока 2 и блока 4 задани номинальных значений параметров. Разностные сигналы поступают на первьй коммутатор 8, а также преобраззлотс блоком 5 в однопол рный сигнал. Сигналы от блоков 2 поступают на второй коммутатор 9.
Однопол рные сигналы с выходов блоков 5, пропорциональные разностным сигналам с выходов блоков 3, поступа- ют на первые входы группы схем 6 сравнени , где сравниваютс с напр жением, соответствующим значению допустимого отклонени , поступающего с выхода блока V.
При срабатывании группы схем 6 сравнени открываетс соответствующий ключ 11 и на входы пшфратора 13 поступают напр жени с соответствующих выходов блока 12 задани приоритетов Если сработала только одна схема 6 сравнени и соответствензю открылс лишь один ключ 11, то на один из входов шифратора 13 поступает сигнал , а на всех остальных входах оста- нетс входное напр жение, равное нулю . Через соответствующую диодную сборку 14 этот сигнал воздействует на соответствующие входы триггеров 16 блока 15 буферной пам ти, в результа- те чего на выходах блока 15 по витс код номера канала, в котором произошло срабатывание схемы 6 сравнени о Например, если напр жение (входной сигнал Y) поступает на-четвертый вхо шифратора 13, а на остальных входах - нулевое напр жение, то это напр жение поступит на вход X,, вход Х и вход X 5 и на выходах триггеров Т, - Т з образуетс код 001 (Т - триггер старшего разр да), соответствующий номеру четвертого канала о
При одновременном срабатывании нескольких схем 6 сравнени будет выбран
канал, у которого будет большее напр жение , поступившее с блока 12 приоритета (делител напр жени ). Например , если и, ..; ...U,, где Uj - напр жение на i-м выходе делител напр жени блока 12, а N - число каналов устройства, то будет осуществлен приоритет по номеру канала: при нескольких сработавших схемах 6 сравнени на выходах триггеров 16 будет образован код номера канала, имеющего меньший пор дковый номер. Например, если сработала схема 6 сравнени первого канала (при U, U2..o U, то потенциалы 1 на входах триггеров Т( , и Т 3 оказываютс больше потенциалов О на входах этих триггеров , и на выходах триггеров образуетс код 000, соответствуюшдй первому каналу. Если сработала схема 6 сравнени второго канала (схема 6 сравнени первого канала не сработала то наибольшее напр жение поступит на вход о триггера Т, и входы 1 И и Тз, в результате чего образуетс код 001, соответствующий второму каналу независимо от того, сработали следующие по номеру блоки 6 или нет.
Код выбранного номера канала с блока 15 через переключатель 23 поступает на дешифратор 10, который включает ключевые элементы в коммутаторах 8 и 9 так, что на схемы 17 и 18 сравнени поступает разность текущего и номинального значений параметра, а на аналого-цифровой преобразователь 22 - значение унифицированного сигнала выбранного канала
При срабатывании одной из схем 17 или 18 сравнени j т.е при превышении разности текущего и номинального значений параметра величины допустимого отклонени , на выходе элемента .ИЛИ 19 по вл етс сигнал 1. Этот сигнал запускает таймер 20 времени (на выходе таймера 20 по вл етс сигнал 1), разрешает запись в регистр 24 кода номера выбранного канала от блока 15, через элемент И 21 запускае аналого-цифровой преобразователь 22 и подключает входы дешифратора 10 через переключатель 23 к выходам регистра 24, отключа их от вьгходов блока 15.
Выходы регистра 24 будут подключены к входам дешифратора 10 до тех пор, пока на выходе элемента И 21 будет сигнал 1, т.е. до окончани регулировани параметра, вышедшего из допустимой зоны. Если параметр не поддаетс регулированию, то по достижении допустимого времени регулировани срабатывает таймер 20, в результате чего на выходе элемента И 21 по витс сигнал О и по входам деший- ратора 10 через переключатель 23 будут подключены выходы блока 15 и устройство перейдет на режим поиска канала с наибольшей разностью текущего и номинального зн.ачений параметра.
При нахождении такого канала оп ть будет записан код номера выбранного канала в регистр 24, запуститс аналого-цифровой преобразователь 22, в.результате чего код параметра и код номера канала поступ т в блок 25 индикации , где после преобразований будут индицированы на соответствующих табло или индикаторах.
В предлагаемом устройстве (в отличие от известных устройств, в которых осуществл етс последовательный анализ разностных сигналов, после чего находитс канал с наибольшей разностью между теку1цим и номинальным
25 элемента И1Ш и к второй группе вход данных блока индикации, отлича ющеес тем, что, с целью повы шени быстродействи устройства, в го введены элемент И, таймер, групп
значени ми параметров) анализ разност- зо блоков выделени абсолютного значееиао- й1603400
ющих блоков группы соединены с соответствующими выходами блока задани номинальных значений параметров, а выходы - с соответствующими информационными входами первого коммутатора, выходы дешифратора подключены к адресным входам первого и второго коммутаторов , выход первого коммутатора сое-динен с первыми входами первой и второй схем сравнени , выход второго коммутатора подключен к входу данных аналого-цифрового преобразовател , выходами данных и выходом Конец преобразовани - , подключенного к первой группе входов данных и к стробирующему входу блока индикации соответственно , соответствующие выходы блока за- Дани допустимых отклонений параметров соединены соответственно с вторыми входами первой и второй схем сравнени , выходы которых вл ютс выходами результата контрол устройства и подключены к соответствуюощм входам
элемента И1Ш и к второй группе входов данных блока индикации, отличающеес тем, что, с целью повышени быстродействи устройства, в него введены элемент И, таймер, группа
блоков выделени абсолютного значе
ных сигналов проводитс параллельно, Тое. одновременно, и, следовательно, быстродействие поиска канала с наибольшей разностью ограничиваетс только быстродействием элементной базы, в результате чего выигрьш по быстродействию в этом случае определ етс , очевидно, числом каналов- устройства, т.е. быстродействие устройства увеличиваетс в N раз по сравнению с устройством-прототипом
Claims (1)
- Формула изобретениУстройство дл централизованного контрол параметров, содержащее группу блоков унификации, группу вычитающих блоков, блок задани номинальных значений параметров, блок задани допустимых отклонений параметров, первьй и второй коммутаторы, дешифратор, переключатель , аналого-цйфрово й преобразователь , регистр пам ти, первую и вторую схемы сравнени , элемент ИЛИ, блок индикации и группу датчиков параметров , выходами через группу блоков унификации подключенных к входам уменьшаемого вычитающих блоков группы и к информационным входам второго коммутатора, входы вычитаемого вычита50ни сигнала, группа схем сравнени , группа ключей, шифратор сигналов, блок буферной пам ти, блок задани приоритетов датчиков, выходы вычитающих блоков группы через группу блоков унификации соединены с первыми входами схем сравнени группы, вторые входы которых подключены к соответствующ11м выходам -блока задани допустимых отклонений параметров, а выходы - к управл ющим входам ключей группы, входами данных подсоединенных к соответствующим выходам блока задани приоритетов , а выходами - к соответствуюш м , входам шифратора сигналов, выходы которого соединены с входами блока буферной пам ти, выходами подключенного к первой группе входов данных переключател и к входам данных регистра пам ти , выходами подсоединенного к второй rpytine входов данных переключател , выходы которого подсоединены к соответствующим входам дешифратора, вл ютс соответствующими адресными выходами устройства и подключены к третьей грзшпе входов данных блока индикации , выход элемента ИЛИ подключен к стартовому входу таймера, к входу запуска аналого-цифрового ппеоб071603400разовател , к стробируюпдему входу ре- мента И, вторым входом подключенного гистра пам ти и к первому входу эле- к выходу таГшера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884627304A SU1603400A1 (ru) | 1988-12-27 | 1988-12-27 | Устройство дл централизованного контрол параметров |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884627304A SU1603400A1 (ru) | 1988-12-27 | 1988-12-27 | Устройство дл централизованного контрол параметров |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1603400A1 true SU1603400A1 (ru) | 1990-10-30 |
Family
ID=21418295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884627304A SU1603400A1 (ru) | 1988-12-27 | 1988-12-27 | Устройство дл централизованного контрол параметров |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1603400A1 (ru) |
-
1988
- 1988-12-27 SU SU884627304A patent/SU1603400A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1312629,кл. G 08 С 19/28, 1986. Авторское свидетельство СССР № 1059547, кл. G 05 В 23/02, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4580138A (en) | Measurement-expressing apparatus | |
SU1603400A1 (ru) | Устройство дл централизованного контрол параметров | |
RU2004920C1 (ru) | Устройство дл централизованного контрол параметров | |
SU746666A1 (ru) | Адаптивный коммутатор системы телеизмерений | |
SU1644093A1 (ru) | Устройство дл централизованного контрол параметров | |
SU1677673A1 (ru) | Устройство дл фиксации параметров аварийного режима | |
SU920697A1 (ru) | Устройство опроса информационных каналов | |
SU1654855A2 (ru) | Адаптивный коммутатор телеизмерительной системы | |
SU1238040A1 (ru) | Устройство дл централизованного контрол параметров | |
SU821920A1 (ru) | Устройство дл регистрации инфор-МАции | |
SU1439623A1 (ru) | Устройство дл контрол электрического монтажа | |
SU964981A1 (ru) | Способ аналого-цифрового преобразовани и устройство дл его осуществлени | |
SU1287060A1 (ru) | Устройство параметрического контрол интегральных схем | |
SU1166100A1 (ru) | Устройство дл делени | |
SU1136166A2 (ru) | Устройство дл контрол цифровых систем | |
SU1250971A1 (ru) | Устройство дл контрол параметров электрических сигналов | |
SU1290526A1 (ru) | Интегрирующий двухтактный аналого-цифровой преобразователь | |
SU1039027A2 (ru) | Параллельно-последовательный преобразователь напр жени в код | |
SU1228140A1 (ru) | Устройство дл индикации | |
SU1444717A1 (ru) | Устройство дл централизованного контрол параметров | |
SU1667079A1 (ru) | Устройство дл контрол сигналов | |
SU888078A1 (ru) | Устройство дл контрол параметров | |
SU783790A1 (ru) | Устройство дл сравнени чисел | |
SU1059550A1 (ru) | Устройство дл поиска неисправностей | |
SU1164714A1 (ru) | Устройство дл контрол электропитани электронных вычислительных машин |