SU955094A1 - Устройство допускового контрол - Google Patents

Description

(5А) УСТРОЙСТВО ДОПУСКОВОГО КОНТРОЛЯ

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах централизованного контрол  и управлени  множеством технологическихили иных параметров, описываемых случайными процессами.

Известно устройство автоматического централизованного контрол  процессов , описываемых множеством параметров , содержащее распредел ющие и накапливающие схемы, дешифратор, знаковые распределители сигналов, накопительные счетчики, делители напр жени  и управл емый ими выходной индикатор ij .

Недостатком известного устройства  вл етс  низкое быстродействие.

Наиболее близким к изобретению по технической сущности  вл етс  устройство допускового контрол , содержащее источники сигналов, первый, втооой и третий коммутаторы, блок преооразовани , вычислительный блок, блок управлени , а также матричный индикатор, к первым входам которого подключены выходы второго KOMMyr Voра , а к вторым - выходы третьего коммутатора , вход которого соединен с первым выходом блока управлени , выход которого подключен к первому входу второго коммутатора, а третий - к одному из входов первого

to коммутатора, другие входы которого соединены с выходами источников сигналов , а выход - череаг блок преобразов ни  и вычислительный блок - с вторым входом второго коммутатора .

Недостатком известного устройства,  вл етс  низкое быстродействие, обус ловленное тем, что в каждом цикле обегани  контролируемых параметров

Claims (2)

1. 20 врем  непроизводительно тратитс  на контроль каждого из них, в том числе и на контроль тех, которые с веро тностью близкой к единице наход тс  к моменту контрол  в состо нии норма из-за чего может задержатьс  контрол действительно нуждающихс  в этом не благополучных параметров. Кроме тог известное устройство реагирует на изменение контрблируемых параметров, вышедших за пределы допуска при их корректировке с помощью управл ющих воздействий дл  приведени  их в нор му с большой задержкой вследствие контрол  в каждом цикле как годных так и негодных параметров. Цель изобретени  - повышение быст родействи  устройства обегающего контрол . Поставленна  цель достигаетс  тем Что в устройство допуско.вого контрол , содержащее матричный индикатор, к первым входам которого подключены выходы первого коммутатора, а к вторым - выходы второго коммутатора; вход которого соединен с первым выходом блока управлени , второй выход которого подключен к первому входу первого коммутатора, а третий - к первому входу третьего коммутатора, вторые входы которого соединены с вы ходами источников сигналов, а выход через преобразователь и вычислитель с вторым входом первого коммутатора, введены четвертый коммутатор,9тригге ры и ключи по Числу источников сигна лов и элемент ИЛИ, входы которого со динены с выходами ключей, а выход управл ющим входом преобразовател  и с входом блока управлени , к третьему выходу которого подключен первый вход четвертого коммутатора, соедине ного вторым входом с дополниетльным выходом вычислител , нулевой вход каждого триггера соединен с соответствующим выходом четвертого коммутатора , единичный вход - с соответствующим выходом четвертого коммутатора и информационным входом соответст вующего ключа, соединенного управл ю щим входом с выходом триггера. На чертеже показана блок-схема устройства. Устройство содержит источники 1 сиганалов, третий коммутатор 2, преобразователь 3, вычислитель , первый коммутатор 5, матричный индикатор 6, второй коммутатор 7, блок 8 управлени , четвертый коммутатоо Я, триггеры 10, ключи 11 и элемент-Ч ПИ 12. Устройство работает следующим об разом. В исходном состо нии все триггеры 10 установлены в единицу (единичное состо ние i-ro триггера символизирует необходимость контрол  i-ro параметра в текущем цикле обегани ; в первом цикле контролируютс  все параметры без исключени ), при этом все ключи 1 1 открыты. .Импульс, формируемый на третьем выходе блока 8 управлени , подключает к входу преобразовател  3 (через коммутатор 2) выход первого из источников 1 сигнала, а также проходит через коммутатор 9 и первый из открытых ключей 11 на запускающий вход преобразовател  3 и на вход блока 8 управлени . Получив этот импульс, блок 8 управлени  задерживает формирование очередного тактового импульса на своем третьемвыходе на врем , достаточное дл  обработки сигнала первого. из источников 1 в блоках 3-6. Блок 3 обеспечивает преобразование аналогов1 1Х сигналов в код и работает в ждущем режиме - по сигналу с элемента ИЛИ 12, блок 4 сравнивает значени  кодов, поступающих с блока 3 и выдает результат через коммутатор 5 на индикатор 6, коммутатор 7 обеспечивает развертку информации по столбцам индикатора б, а коммутатор 5 по колонкам , Если при сравнении текущего си1- нала с границами зоны допуска в блоке А будет получен результат норма, на дополнительном выхоДе блока k возникает импульс, поступающий через коммутатор 9 на нулевой вход первого триггера 10 (таким образом, в следующем цикле обегани  первый параметр будет пропущен). После окончани  контрол  сигнала первого из источников 1 блок 8 управлени  формирует очередной импульс на третьем выходе, обеспечивающий (совершенно аналогично описанному) контроль выходного сигнала второго из источников 1 и т. п. После обегани  всех источников 1 сигнала, т.е. после окончани  первого цикла, в единичном состо нии окажутс  только те из триггеров 10, номера которых совпадают с номерами источников 1, выходной сигнал которых в момент контрол  находилс  вне нормы (в этом случае импульс на дополнительном выходе блока Ц не возникает) Когда в следующем цикле обегани  сигнал такого источьм.жа (жазыпаетс  5 as снова подключенным к входу блока 3 устройство осуществл ет его контроль точно так же, как в предыдущем цикле Если же.к входу блока 3 подключаетс  выходной сигнал i-ro источника контроль которого в предыдущем цикле обегани дал результат норма, т.е. соответствующий ему 1-й триггер 10 находитс  в нулевом состо нии, импульс .с первого входа коммутатора 9 не проходит через закрытый при этом i-й ключ 11, таким образом, этот импульс устанавливает i-й триггер 10 в единичное состо ние, но на вход блока 3 не поступает, так как имеет дли тельность, меньшую чем врем  переклю чени  триггера 10, не поступает он и на вход блока 8 управлени , который в этом случае без задержки формирует на третьем выходе очередной из тактовых импульсов, частота которых ограничиваетс  только быстродействием коммутаторов. Таким образом, в каждом цикле обе гени  контролируютс  выходные сигналы только тех источников 1, триггеры 10 которых (т.е. триггеры 10 с те ми же номерами) наход тс  в единичном состо нии; в этом состо нии i-й триггер оказываетс  в трех случа х: в исходном состо нии; в предыдущем цикле сигнал этого источника 1 не контролировалс , так как был в норме ; . в предыдущем цикле контроль это го источника 1 дал результат нет нормы. Ввиду того, что врем  переключени  коммутатора 2 существенно меньше времени контрол  (преобразовани  ана лог - код, сравнени  с границами нор мы и т.д.), средн   длительность цик ла обегани  оказываетс  существенно меньшей, чем при работе устройствапрототипа , в результате чего парамет ры, выход щие из зоны допуска, контролируютс  значительно чаще, что дае возможность устройству быстрее реаги ровать на изменение параметров негодных источников 1 и повышает его быстродействие. Формула изобретени  Устройство допускового контрол , содержащее матричный индикатор, к первым входам которого подключены выходы первого коммутатора, а к вторым - выходы второго коммутатора, вход которого соединен с первым выходом блока управлени , второй выхОд которого подключен к первому входу первого коммутатора, а третий - к первому входу третьего коммутатора, вторые входы которого соединены с выходами источников сигналов, а выход ерез преобразователь и вычислитель с вторым входом первого коммутатора, отличающеес  тем, что с целью повышени  быстродействи  устройства , в него введены четвертый коммутатор, триггеры и кЛючи по числу источников сигналов и элеме :т ИЛИ, входы которого соединены с выходами ключей, а выход - с управл ющим входом преобразовател  и с входом блока управлени , к третьему выходу которого подключен первый вход четвертого коммутатора, соединенного вторым входом с дополнительным выходом вычислител , причем нулевой вход каждого триггера соединен с соответствующим выходом четвертого коммутатора, а единичный вход - с соответствующим выходом четвертого коммутатора.и информационным входом соответствующего ключа, соединенного управл ющим 5 одом с выходом триггера. Источники информации, прин тые во внимание при-экспертизе 1.Авторское свидетельство СССР ff 177175, кл. G 06 F 11/00, 1965.
2. 2.Авторское свидетельство СССР № 363982, кл. G 06 F , 1972 (прототип).

   JL

   IT J