SU1287060A1 - Устройство параметрического контрол интегральных схем - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники. Может быть применено дл  параметрического контрол  интегральных схем (ИС). Цель изобретени  - повышение быстродействи  контрол . Устройство содержит входы 1, коммутатор 2, измеритель 12, многоканальный програм

Description

128

мируемый источник напр жений 14, элемент ИЛИ 15, блок 25 управлени , регистр 8. Дл  достижени  поставленной цели в устройство введены многоканальный компаратор 7, блок 13 совпадени , блоки 9, 10 пам ти, блок 11 нагрузок, блок 16 выделени  напр жений , образованы новые функциональные св зи. В описании изобретени  предложен вариант исполнени  блока вьзделени  напр жений и блока управлени . Работа устройства заключаетс  в последовательном контроле всех заданных параметров ИС. Устройство позвол ет значительно быстрее обеспечить параметрический контроль ИС за счет измерени  только на тех выходах ИС, которые имеют наихудшие параметры. Использование устройства дл  контрол  ИС позвол ет резко повысить производительность контрол  в том случае, когда требуетс  : проводить большое количество измереНИИ параметров. 2 з.п. ф-лы, 1 ил.

Изобретение относитс  к вычислительной технике и может быть приме- нен о -дл  параметрического контрол  интегральньпс схем (ИС) .

1Дель изобретени  - повьшение быстродействи  контрол .

На чертеже представлена структурна  схема устройства параметрического контрол  ИС.

Устройство состоит из входов 1, коммутатора 2, состо щего из первойу группы реле с контактами 3 и обмот- ками управлени  4, второй группы реле с контактами 5 и обмотками управлени  6, многоканального компаратора 7, регистра 8, первого 9 и второго 10 блоков пам ти, блока 11 нагрузок, измерител  12, блока 13 совпадени , многоканального программируемого источника 14 напр жений, элемента ИЛИ 15, блока 16 вьщелени  напр жений, Состо щего, например из первой 17 и второй 18 диодных групп, первого 19 и бторого 20 резисторов, первого 21 и второго 22 реле, операционного усилител  23, группы 24 операционных усилителей; блока 25 управлени , состо щего, например, из четырех элементов задержки 26-29, трех триггеров 30 - 32, двух индикаторов 33 и 34, входа 35 Пуск, генератора 36 тактовых импульсов, элемента И 37, счетчика 38.

Входами 1 устройства  вл ютс  первые входы коммутатора 2, вторые входы которого соединены с выходами - первого блока 9 пам ти, первые входы которого соединены с выходами регистра 8, первые входы которого сое

5

0

5

0

5

динены с выходами многоканального компаратора 7, измерительные входы

которого соединены с первыми выходами коммутатора 2, первыми входами блока 11 нагрузок и первыми входами блока 16 вьщелени  напр жений, вторые входы которого соединены с первыми выходами второго блока 10, вторые выходы которого соединены с входами источника 14 напр жений, первьй выход которого соединен со вторым входом блока 11 нагрузок, два третьих входа коммутатора 2 соединены с двум  вторыми выходами источника 14 напр жений соответственно , третий выход источника 14 напр жений соединен с третьим входом блока 16 вьщелени  напр жений, выход которого соединен с задающим входом многоканального компаратора 7, стро- бирующий вход которого соединен с первым выходом блока 25 управлени , второй выход которого соединен со стробирующим входом регистра 8, сбросовый вход которого соединен с выходом элемента ИЛИ 15. Третьи выходы второго блока 10 пам ти соединены с четвертыми входами коммутатора 2, второй выход которого соединен с третьим входом блока 11 и измерительным входом измерител  12, второй вход которого соединен с третьим выходом блока 25 управлени , четвертые выходы которого соединены с входами второго блока 10 пам ти, четвертые выходы которого соединены с первым входом блока 13. Выход ответа измерител  12 соединен с первым входом блока 25 управлени  и

стробирующим входом блока 13, второй вход которого соединен с вторым выходом измерител  12. Выход блока 13 соединен с вторым входом блока 25 управлени , третий вход которого со- единен с п тым выходом второго блока пам ти 10, шестой выход которого соединен с первым входом элемента ИЛИ 15, второй вход которого соединен с п тым выходом блока 25 управлени , седьмой выход блока пам ти 10 соединен с вторым входом блока пам ти 9, а восьмой - с четвертым входом блока 16.

Устройство работает следуклцим об- разом.

Функцией блока 16  вл етс  вьще- ление максимального или минимального из напр жений , имеющихс  на его первых входах и передача этого нап- - р жени  на свой выход. Допустим, ч что все напр жени  на первых входах блока 16 выделени  напр жений (U, U2,...,Uf,, где п - количество входов ) имеют положительную пол рность, и реле 21 и 22 наход тс  в положении показанном на чертеже (в случае отрицательных напр жений эти реле должны находитьс  в положении, обозначенном пунктиром).

Напр жени  на выходах операционных усилителей группы 24 (ОУ 24) будут соответственно равны И KU, ; и KU2,...,U; K U,, где К- коэффициент усилени  ОУ 24.

Если на третий вход блока вьщеле- ни  напр жений 16 подать нулевой потенциал , то напр жение в точке (39) будет равно максимальному из напр - жений Uj ,и ,... , за вычетом падени  напр жени  на открытом диоде группы 18, т.е.

UB макс (up - ид К. макс (Uj )-U

где Цд - падение напр жени  на открытом диоде группы 18. В этом случае на выходе операционного усилител  23, который имеет коэффициент усилени  равный 1/К будет напр жение

Uj3 макс (Ui) - --|- ,

т.е. на втором выходе блока 16 уста- новитс  максимальное из напр жений на его первых входах за вычетом поправки . Если же на третий вход блока выделени  16 подать напр жение, большее каждого из и Д ,....,,,, то напр жение в точке (39) равно

и, мин (и) + UA К-мин (и)+ид

тогда, напр жение на выходе операционного усилител  23 равно

I

и,, мин (и,)-ь -|- ,

5 О

5

0

5

0

5

0

5

т.е. на втором выходе блока 16 установитс  минимальное из напр жений на его первых входах плюс поправка ид/К.

Аналогичным образом производитс  выбор максимального или минимального из напр жений на первых входах блока выделени  16 тогда, когда они имеют отрицательную пол рность. При этом реле 21 и 22 должны быть переведены в положение, обозначенное на чертеже пунктиром.

Величина Пд/К выбираетс  из требований разрешающей способности многоканального компаратора 7. Эта величина напр жени   вл етс  также и величиной допустимой зоны фиксации предельных значений по другим входам 1. В случае попадани  в эту зону нескольких входов выбор входа .1 дл  замера на измерителе 12 осуществл етс  блоком пам ти 9, который из нескольких предельных входов 1 выдел ет один и переключает одно из реле первой группы.

Работа устройства заключаетс  в последовательном контроле всех заданных параметров ИС. При контроле каждого из параметров вьтолн етс  следующа  последовательность деист- ВИЯ: подготовка устройства к контролю очередного параметра; поиск входа 1, который обладает наихудшим значением контролируемого параметра; измерение з.начени  контролируемого параметра на выбранном входе 1.

Начинаетс  работа устройства с подачи на вход Пуск 35. По этому сигналу сбрасываетс  счетчик 38 и регистр 8, а триггера 32 и 30 перевод тс  в состо ние, соответствующее разрешению прохождени  тактовых импульсов с генератора 36 через элемент И 37 на вход счетчика 38 (индикаторы Годность 34 и Брак 33 при этом гаснут). При обнулении регистра 8 из блока пам ти 9 выбираетс   чейка, соответствующа  нулевым значени м на олч) riepnt-ix входах.

независимо от второго входа блока пам ти 9 на его выходах по вл етс  код, по которому реле первой группы отключают входы 1 от измерител  12 и подключают их к реле второй группы .

При обнулении счетчика 38 сигналом с входа Пуск 35 из блока пам ти 10 выбираетс  перва   чейка. По по влении информации, хран щейс  в этой  чейке, на выходах блока пам - ти 10, производ тс  следующие действи .

С четвертых выходов на блок 13 подаетс  уставка, соответ.ствумца  границе допустимого значени  контролируемого параметрар один из разр дов уставки задает больше или меньше данной величины должно- быть измерен1287060--6

м ти 10 перевод тс  в

как показано на чертеж контрол  при отрицател ни х они перевод тс  5 показанное пунктиром.

С седьмого выхода б 10 на второй вход блок даетс  сигнал, указыва

0 кой из вькодов ИС 1 не тать наихудшим, тот ко максимальное значение го параметра, или тот, раметра у которого мин

5 С по влением первог генератора тактовых им входе счетчика 38, его увеличиваетс  на едини из блока 10 пам ти выб

ное значение контролируемого парамет- 20 ра   чейка, содержимое которой равра .

jC вторых выходов блока пам ти 10 подаетс  код на входы многоканального источника 14 напр жени . При этом с третьего выхода источника 14 на третий вход блока 16 вьщелени  напр жений подаетс  напр жение в соответствии с тем, какое из напр жений на первых входах блока 16 вьщелени  должно быть выделено на его выходе, максимальное или минимальное , С первого и второго выходов источника 14 подаютс  напр жени  соответственно на второй вход блока 11 нагрузок и третий вход коммутатора 2, необходимые дл  установки объекта контрол  в нужный дл  контрол  режим. С четвертого выхода источника 14 на п тый вход коммутатора 2 подаетс  напр жение, которое необходимо установить на незадействованных при контроле измерительных входах многоканального компаратора 7;

С помощью третьих выходов блока пам ти 10 реле второй группы коммутатора 2 переключаютс  в положение, при котором контролируемые входы 1 подключаютс  ко входам многоканального компаратора 7, первым входом блока 11 нагрузок и первым входом блока 16 выделени  напр жений. Остальные входы 1 соедин ютс  со вторым выходом программируемого источника 14. .

В случае контрол  при положительных напр жени х реле 21 и 22 по информации с первых выходов блока пам ти 10 перевод тс  в

положение, как показано на чертеже. В случае контрол  при отрицательных напр жени х они перевод тс  в положение, показанное пунктиром.

С седьмого выхода блока пам ти 10 на второй вход блока пам ти 9 подаетс  сигнал, указывающий на то, какой из вькодов ИС 1 необходимо считать наихудшим, тот который имеет максимальное значение контролируемого параметра, или тот, значение параметра у которого минимально.

С по влением первого импульса с генератора тактовых импульсов 36 на входе счетчика 38, его содержимое увеличиваетс  на единицу. При этом из блока 10 пам ти выбираетс  содержимому первой  чейки и, поэтому состо ние устройства при этом не измен етс . Это сделано , чтобы исключить завис1 |ость от взаг имного расположени  во времени сигналов с генератора 36 и сигнала на входе Пуск 35.

Этот же импульс пройдет через элементы задержки 26-28. Задержка на элементе 26 обеспечивает окончание переходных процессов на входах многоканального компаратора и выходе блока вьщелени  напр жений 16.

Сигнал с выхода элемента 26 поступает на стробирующий вход компаратора 7. Вход порога на многоканальном л компараторе 7 соединен непосредственно с выходом блока 16 вьщелени ,

поэтому на выходах многоканального компаратора -7 будет вьщелен вход 1 с наихудшим значением контролируемого параметра. Если наихудшим входом 1  вл етс  трт,который имеет наибольшее значение контролируемого параметра, то соответствующий ему выход компаратора 7 будет установлен в состо ние логического О, в то врем  как другие выходы компаратора наход тс  в состо нии логической 1. В случае, когда наихудшим входом 1  вл етс  тот, у которого значение контролируемого . вывода минимально, соответствующий ему выход компаратора 7 будет установлен в состо ние логической 1, в то врем  как другие выходы компаратора будут находитьс  в состо нии логического О.

При по влении сигнала на выходе .элемента 27 задержки состо ние выходов компаратора 7. записываетс  в регистр 8, откуда поступает на вход блока 9 пам ти. При этом, в зависимости от второго входа блока 9 пам ти (этот вход установлен в зависимости от того, какой из входов 1  вл етс  наихудшим, тот который имеет максимальное или минимальное значение параметра) и первых входов блок 9 пам ти на его выходах по вл етс  код, по которому наихудший вход 1 с помощью реле первой группы коммутатора 2 подключаетс  к измерительному входу измерител  12.

В информации, записанной в блоке 9 пам ти, предусмотрен и тот случай когда разрешающа  способность компаратора 7 и блока 16 выделени  напр жений не позвол ет выделить равно один вход 1 с наихудшим значением контролируемого параметра. В этом случае может, например, выбиратьс  тот из наихудших входов 1, который имеет наименьший номер.

После по влени  сигнала на выходе элемента 28 задержки запускаетс  измеритель 12, который к этому моменту подключен к входу 1 с наихудшим значением контролируемого параметра. Дл  ожидани  конца измерений в устройство введен триггер 31, который сигналом запуска измерител  12 переводитс  в состо ние, При котором запрещаетс  прохождение импульсов через элемент И 37. Поэтому состо ние устройства не измен етс  до тех пор, пока триггер 31 не будет оп ть переведен в состо ние , разрешающее прохождение импульсов через элемент И 37, сигналом Конец измерений, который вырабатываетс  на первом выходе измерител  12 и проходит на триггер 31 через элемент 29 задержки. Элемент 29 введен дл  того, чтобы переход к контролю следующего параметра не начиналс  до тех пор, пока не будет установлена годность контролируемой ИС по текущему параметру.

Решение о годности контролируемой ИС по текущему параметру устанавливаетс  по выходу блока 13, на который со вторых выходов измерител  12 поступает измеренное значение параметра. Стробируетс  блок 13 сигналом Конец измерени  с перво-

го выхода измерител  12. Если блок 13 устанавливает брак ИС по контролируемому параметру, то на его выходе по вл етс  сигнал, который переводит триггер 30 в состо ние, при котором загораетс  индикатор брак 33 и запрещаетс  прохождение тактовых импульсов через элемент И 37. Работа устройства заканчиваетс .

В случае, если не установлен брак ИС по контролируемому параметру, триггер 31 открывает элемент И 37, и очередной тактовый импульс с генератора 36 тактовых импульсов поступает на вход счетчика 38 и элемента 26 задержки. Происходит сброс регистра 8 сигналом с шестого выхода блока пам ти 10,. проход щем через элемент ИЛИ 15, подготовка устройства к контролю следующего параметра ИС, нахождение вывода ИС, обладающего наихудшим значением данного параметра и затем непосредственное измерение значени  параметра на выбранном выводе. Вьшолн ютс  эти операции аналогично тем, которые описаны дл  контрол  первого параметра.

Если величина некоторого контролируемого параметра должна находитьс  в области между двум  значени ми и, следовательно, наихудшими входами  вл ютс  входы с наибольшим и наименьшим значени ми параметра, то в этом случае производитс  два измерени  соответственно с выводов, имеющих наибольшее и наименьшее значени  параметра.

Если ни по одному параметру ИС не обнаруживаетс  брак, то с п того выхода блока 10 пам ти триггер 32 переводитс  в состо ние, при котором загораетс  индикатор Годность 34 и запрещаетс  прохождение тактовых импульсов через элемент 37 И. Работа

устройства заканчиваетс .

Коммутатор 2 обеспечивает также блокировку тех входов многоканального компаратора 7, которые не исполь-

зуютс  при контроле данного параметра . В этом случае на них с четвертого выхода многоканального программируемого источника 14 напр жений подаетс  потенциал, соответствующий

гарантированной годности ИС по данному параметру, например другой пол рности , что обеспечивает исключение выбора вьшода ИС, который не участвует в контроле по данному па-

91287060

аметру. Этот потенциал поступает дов ерез контакты 5 реле, которые подлючены на соответствующие входы ногоканального компаратора 2. .

Количество измерений, необходиых дл  контрол  ИС с помощью даного устройства равно

но дам ми ми рой вых рой дом го ход дом тор дом вет упр сов с в тре стр ком упр дом сое тре с д нал нап сое дел сое нал ход с N соо упр рог кот бло рог изм ка бло пер вых пер чет нап

N

п, + .2« п

2

где HI - количество параметров, имеющих одно граничное значение;

п.- количество параметров, имеющих два граничных значени .

Таким образом, устройство позвол ет значительно быстрее обеспечить параметрический контроль ИС за счет измерени  только на тех выводах ИС, которые имеют наихудшие параметры.

Использование устройства дл  контрол  ИС позвол ет резко повысит производительность контрол  в том случае, когда требуетс  проводить большое количество измерений параметров .

Claims (3)

1. Формула изобретени  30

   Устройство параметрического- контрол  интегральных схем, содержащее коммутатор, измеритель, многоканальный программируемый источник напр жений, элемент ИЛИ, блок управлени , регистр, причем N-первых входов коммутатора соединены соответственно с N-входами устройства, первый измерительный вьпсод коммутатора соединен с измерительным входом измерител , запускающий вход которого соединен с первым выходом блока управлени , второй выход которого соединен с первым входом элемента ИЛИ, отличающеес  тем, что, с целью повышени  быстродействи  контрол , введены многоканальный i компаратор, блок совпадени , первый и второй блоки пам ти, блок нагрузок , блок выделени  напр жений, причем N-вторых входов коммутатора соединены соответственно с N-выходами первого блока пам ти, N-первых вхо- дов которого соединены с N-выходами регистра соответственно N-первых входов которого соединены с N-выходами многоканального компаратора соответственно , N-измерительных вхо10

   5

   0

   0

   5

   5

   0

   5

   которого соединены соответственно с N-вторыми измерительными выходами коммутатора, N-первыми входами блока нагрузок и Ы-первыми входами блока выделени  напр жений, второй вход которого соединен с первьм выходом второго блока пам ти, второй выход которого соединен с входом многоканального программируемого источника напр жени , первый выход которого соединен с вторым входом блока нагрузок, третий вход которого соединен с измерительным входом измерител , у которого выход ответа соединен с первым входом блока управлени  и стробовым входом блока совпадени , выход которого соединен с вторым входом блока управлени , третий выход которого соединен с стробовым входом многоканального компаратора, четвертый выход блока управлени  соединен с стробовым.входом регистра, вход сброса которого соединен с выходом элемента ИЛИ, два третьих входа коммутатора соединены с двум  вторыми выходами многоканального программируемого источника напр жени , третий выход которого соединен с третьим входом блока выделени  напр жений, выход которого соединен с задающим входом многоканального компаратора, N-третьих выходов второго блока пам ти соединены с N-четвертыми входами коммутатора соответственно, п тьш выход блока управлени  соединенi с входом второго блока пам ти, четвертый выход которого соединен с первым входом блока совпадени , второй вход которого соединен с выходом результата измерител , п тый выход второго блока пам ти соединен с третьим входом блока управлени , шестой выход - с первым входом элемента ИЛИ, седьмой выход - соединен с вторым входом первого блока пам ти, а восьмой - с четвертым входом блока выделени  напр жений.
2. 2. Устройство по п, а ю щ е в с   тем.

   1, о т л и - что блок выделени  напр жений состоит из первой и второй диодных групп, первого и второго резисторов,.двух реле, группы операционных усилителей, операционного усилител , причем входы группы операционных усилителей  вл ютс  N-первыми входами блока выделени  напр жений, второй вход которого со

   111

   единен с обмотками первого реле, первый контакт которого через операционный усилитель соединен с выходом блока выделени  напр жений, третий вход которого соединен с первым контактом второго реле, второй контакт которого через первый резистор соединен с вторым контактом второго реле и общим вькодом первой диодной группы, раздельные входы которой соединены с соответствующими выходами группы операционных усилителей и с соответствующими раздельными входами второй диодной группы, общий выход которой соединен с третьим контактом первого реле и через второй резистор с третьим контактом второго реле.
3. 3. Устройство по п. 1, отличающеес  тем, что блок уп- I равлени  состоит из первого, второго , третьего и четвертого элементов задержки, первого, второго и третьего триггеров первого и второго индикаторов , входа Пуск, генератора тактовых импульсов, элемента И, счетчика, причем выход первого элемента задержки  вл етс  третьим выходом блока управлени  и соединен с входом второго элемента задержки.

   12

   выход которого  вл етс  четвертым выходом блока управлени  и соединен с входом третьего элемента задержки, вькод которого соединен с первым выходом блока управлени  и первым входом первого триггера, вход Пуск соединен с сбросовым входом счетчика , первыми входами второго и третьего триггеров и вторым выходом блока управлени , п тый выход которого соединен с выходом счетчика, тактовый вход которого соединен с входом первого элемента задержки и выходом,элемента И, первый вход блока управлени  через четвертый элемент задержки соединен с вторым входом первого триггера, второй вход блока управлени  соединен с вторым входом второго триггера, третий вход блока управлени  соединен с вторым входом третьего триггера, первые выходы первого, второго и третьега триггеров соединены соответственно с первым, вторым и третьим входами

   элемента И, четвертый вход которого соединен с выходом генератора тактовых импульсов, вторые выходы второго и третьего триггеров соединены соответственно с первым и вторым инди|каторами .