SU1210218A1 - Матричный коммутатор - Google Patents

Description

Изобретение относитс  к импульс ной технике, в частности к электро ным коммутаторам, и может использоватьс  дл  автоматического синх ронного переключени  цепей в зави симости от управл ющей информации.

Цель изобретени  расширение фзшкциональных возможностей путем обеспечени  не только асинхронного , но и синхронного режима работы матричного коммутатора.

На чертеже представлена функциональна  схема матричного коммута тора.

Матричный коммутатор содержит запоминающий элемент 1, 1слючевой элемент 2, матрицу 3, дешифраторы 4 выборки по вертикали, деишф ратор 5 выборки по горизонтапи, N горизонтальных информационных Ешн 6, М вертикальных информацион ньк шин 7, М выходных устройств 8, каждое из кото1 ых содержит эле;- мент 9, первый 10 и вто рой 11 Б-триггеры, кроме того мат ричньш Коммутатор содержит М выходных шин 12, пр мую 13 и инверсную 4 шины управлени , пр мую 15 и инверсн-ую 16 тактовые иины, первый 17 и второй 8 элементы ЖШ- НЕ, пр мую 9 и инверсную 20 шины синхронизации, вертикальные 21 и горизонтальные 22 входные шины, М резисторов 23.

В каждой точке пересечени  вертикальной 7 и горизонтальной 6 информационных шин расположен запо- f-шнающий элемент 1, выход которого соединен с входом ключевого элемента 2; включенного между сеют- ветствующими вертикальной 7 к горизонтальной- 6 информационными ши нами. Каждый из М резисторов 23 соединен первым выводом с шиной ИС точника питани , а вторым вьшодом - с соответствующими входом элемента ИЛИ-НЕ 9, вькодного устройства 8 D-входом первого 3 -триггера 10 и вертикальной шиной 7.

Другой вход элемента ИЛИ-НЕ 9 соединен с шиной 13 управлени , а выход - с R-входом второго D-триггера 1I, выход которого соединен с соответствующей выходной шиной 12. Выход первогоJ -триггера 10 соедине с D ВХОДОМ второго О триггера i1, С-вход которого соединен с иннерсной тактовой шиной 16 и выходом второго элемента ШШ-НЕ IS первый вход которого соединен с первым входом первого элемента ШШ-НЕ 17, инверсной шиной 14 управлени  и

ij 5-входом второго D -триггера П.

С-вход первого I -триггера 10 соединен с выходом первого элемента ИЛИ-НЕ 17, второй вход которого соединен с инверсной шиной 20

0 синхронизации. Пр ма  шина 19 синхронизации соединена с вторым входом второго элемента ИЛИ-НЕ 18,

МатричньЕЙ коммутатор работает следующим образом,

5 В ре шме настройки на вертикальные входные шины 21 поступают последовательно номера выходных шин 12в Одновременно на горизонтальные входные шины 22 поступают номера гори0 зонтальных информационных шин 6, соедин емых с выбранной в данный момент выходной шиной 12.

В выбранный столбец N запоминаю- ш;их элементов 1 записываетс  двоич-

5 ный код, состо щий из одной единицы H(f( нул , чем, обеспечиваетс  соединение с выбранной выходной шиной 12 только одной входной цепи. После; М тактов установлени  соедине-

0 НИИ по образованным каналам можно, передавать информацию.

Коммутируемый сигнал с горизонтальной информационной шины 6 через открытый ключевой элемент 2 поступает на вертикальную информационную шину 7.

Далее путь сигнала зависит от того, в каком режиме работает ком- мутатор.

В асинхронном режиме на пр мой 1 - и инверсной 14 шинах управлени  ус- танавливаютс  соответственно состо ни  О и 1. Поэтому, независимо от серии синхронизирующих импульсов, на пр мой 19 и инверсной 20 шинах синхронизации устанавливаютс  логические О на пр мой 15 и инверсных 16 тактовых шинах. Первый 10 и

второй 1i D -триггеры не воспринимают информацию по D-входам. Так как на втором входе элемента ИЛИ-НЕ 9 присутствует О, то входной сигнал инвертируетс  и поступает наR-вход

5 элемента ИЛИ-НЕ 9« При этом на 5-входе этого, триггера посто нно присутствует логическа  1, Поэтому вто- рюйD-триггер 11 устанавливаетс  в

:i

0

5

то логическое состо ние, которое имеет входной сигнал.

В синхронном режиме,на пр мую 13 и инверсную 14 шины управлени  по даны соответственно 1 и О,

Тактова  сери  импульсов с пр мой 19 и инверсной 20 шин синхрони зации поступает через открытые пер- вый 17 и второй 18 элементы ИЛИ- НЕ на пр мую 15 и инверсную 16 тактовые шины.

Коммутируемые сигналы с вертикальной информационной, шины 7 сначала записываютс  в первый D-триг- гер 10, а затем во второйi-триггер 1 1 .

Поэтому в момент начала следующего такта на выходных шинах 12 уже

210218

установитс  информаци , поданна  на горизонтальные информационные шины 6 в предыдущий такт.

В синхронном режиме элемент ИЛИ-, 5 НЕ 9 заблокирован единичным сигна- лом шины 13 управлени  и нуль на вьг- ходе элемента ИЛИ-НЕ.9 не измен ет состо ние второго-С-триггера 11 по R ВХОДУ.

10 Задержка распространени  сигнала по каналу коммутатора не вли ет на параметры выходного сигнала, так как сигнал на выходной шине 12 мируетс  в середине такта. 15 Таким образом, предлагаемый матричный коммутатор имеет более широкие функциональные возможности за счет обеспечени  его работы в дополнительном синхронном режиме.

Claims (1)

1. МАТРИЧНЫЙ КОММУТАТОР, содержащий N горизонтальных и № вертикальных информационных шин, в каждой точке пересечения которых расположен запоминающий элемент, выход которого соединен с входом ключевого элемента, включенного между соответствующими вертикальными и горизонтальными информационными шинами М резисторов, каждый из которых включен между соответствующей вертикальной шиной и шиной источника питания, дешифратор выборки по вертикали, входы которого соединены с вертикальными входными шинами, а выходы — с вертикальными входами соответствующих запоминающих элементов, дешифратор выборки по горизонтали, входы кото— рого соединены с горизонтальными входными шинами, а выходы — с горизонтальными входами соответствую- щих запоминающих элементов, шина управления, шина синхронизации, а также выходные шины, отличающийся тем, что, с целью расширения функциональных возможностей,, в него введены два элемента ИЛИ—НЕ, инверсная шина управления и инверсная шина синхронизации, прямая и инверсная тактовые шины, а также М выходных устройств, каждое из которых содержит два D —триггера и элемент ИЛИ—НЕ, выход которого соединен сR —входом второгоD —триггера, выход которого соединен с соответствующей выходной шиной, аЮ—вход — с выходом первого D —триггера,D —вход которого соединен с соответствующей вертикальной информационной шиной и с первым входом элемента ИЛИ-НЕ каждого выходного устройства, второй вход которого соединен с шиной управления, причем С —входы первого и второгоD—триггеров соединены соответственно с прямой тактовой шиной, выходом первого элемента ИЛИ—НЕ и с инверсной тактовой шиной, выходом второго элемента ИЛИ—НЕ, первый вход которого объединен с первым входом первого элемента ИЛИ—НЕ,5 —входом второго D—триггера и с инверсной шиной управления, а второй вход соединен с шиной синхронизации, инверсная шина синхронизации соединена с вторым входом первого элемента ИЛИ—НЕ.

   SU ,1210218 >

   i 210218