SU1206801A1 - Устройство дл трехточечного быстрого преобразовани Фурье - Google Patents

Description

Изобретение относитс  к вычисли- - тельной технике и может быть использовано в специализированных пооиес- сорах быстрого преобразовани  Фурье (БПФ) высокой производительности;

Цель изобретени  - упрощение устройства ,

На фиг, 1 представлена функщгональ на  схема устройства; на фиг.2 - схема блока сумматоров; на фиг.З - временные диаграммы работы.

Устройство содержит три суммато- ра-вычитател  (блока двухточечного ДПФ) 1-3, регистр 4, бло;х 5 сумматоров , блок б-синхронизации. Блок сумматоров (фиг.2) содержит сумматоры 7 и 8 вычитательЭ, умножитель 30 на 1/85 умножитель. П на 1/16 и ум- , ножитель 12 на 1/8,

Устройство работает след;7юш,им образом.

Операнд f(О) поступает на второй вход третьего сумматора-вычитател , а операнды f() и f(2) поступают соответственно на входы сумматора-вы читател , выход суммы которого f(l)- + f(2) соединен с рег;и стром 4. Сумма f(l)-i-f(2) через регистр 4 без изменени  поступает на входной рематора 7, сдвинутое по четыре разр - . да вправо, т.е. 050703125 X поступает на вход сумматора 8, -на вход второго сумматора приходит значе- 5 ние X . Значение суммы 1,0703125Х с выхода сумматора; сдвинутое на три разр гта вправо, т.е. О,1337890625 X поступает на вход вы- читател ,, тта другой вход которого 10 приходит зн чениа К , На вы- читател  получаем значение 0.8662109375 X , что соответствует в епггчине х в данной интерпретации с соответствующей точностью. ход вьгчитател   вл етс  выходом блока сумматоров о Таким oбpaзo все устройство реахгизует вычислени  по формулам (21

F(0) f(0) + f() + f(2); 20 F(1)f(0)f()+f(2)+j Й f(1)-f (2); : (2) F(2)f(0)(l)+f(2)l -j f(l)-f(2)f.; Устройство управл етс  стандарт- 25 HbD блоком 6 синхронизации. Умножители {фиг.2} осуществл ют сдвиги информационных разр дов; умножитель )0 на три разр да вправо /.-Sj, умножитель 11 на четыре разр да вправо гистр сумматора-вычнтател  З.и в ви- зо (2-4)j умножитель 12 на три разр да де 1/2 t f (1 )-i-f (2)1 поступает на вправо (2-3). Физически это представ- входной регистр вычигател  того же бл о к а 5 пр ич ем рез ул ь тат F (О) - f | О ) - +f()+(2) поступает на вькод уст- , ройства, а результат F(0) + l/2 If (1 ) (2) поступает на вход cyi iMaTopaл ет собой жестко фиксированную ком- мутг.гггио информационных выходов одного регистра храпени  с соответствующими инфopмaп {oнньгми выходами другого )егистра.

вычитател  1, на выходе которого по лучаетс 

F((0)-l/2 f(l)+f(2) J +

+j f(O-f(2)l.

Результат f(l)f(2) с выхода сумматора-вычитател  2 поступает на вход блока 5 сумматоров.; на вьЕн;оде которого получаетс  величина ( / -f(2) дКотора  на вход сум.матора-выч.йтател  1 , на выходе которого по вл етс  значение р

F(2)f(0)l/2 rf(l)-f(2)(№ -f(2) .

Блок сумматоров работает следующим образомо

Входной операнд X разр дностью п поступает на вход сумматора 7, .ка другой вход этого сумматора поступает значение операнда К ,сдвинутое на три разр да вправо т,е, 0„125 К „ Значение суммы 1,125 X с вькода сум

матора 7, сдвинутое по четыре разр - да вправо, т.е. 050703125 X поступает на вход сумматора 8, -на вход второго сумматора приходит значе- ние X . Значение суммы 1,0703125Х с выхода сумматора; сдвинутое на три разр гта вправо, т.е. О,1337890625 X поступает на вход вы- читател ,, тта другой вход которого приходит зн чениа К , На вы- читател  получаем значение 0.8662109375 X , что соответствует в епггчине х в данной интерпретации с соответствующей точностью. вьгчитател   вл етс  выходом блока сумматоров о Таким oбpaзo все устройство реахгизует вычислени  по формулам (21

F(0) f(0) + f() + f(2); F(1)f(0)f()+f(2)+j Й f(1)-f (2); : (2) F(2)f(0)(l)+f(2)l -j f(l)-f(2)f.; Устройство управл етс  стандарт- HbD блоком 6 синхронизации. Умножители {фиг.2} осуществл ют сдвиги информационных разр дов; умножитель )0 на три разр да вправо /.-Sj, умножитель 11 на четыре разр да вправо (2-4)j умножитель 12 на три разр да вправо (2-3). Физически это представ-

л ет собой жестко фиксированную ком- мутг.гггио информационных выходов одного регистра храпени  с соответствующими инфopмaп {oнньгми выходами другого )егистра.

блоке ре;1лизуетс  функци  Х

t

f-

согласно выражению

х():хЬ-г и-1 (1  )1}Точность представлени  значени  константы .8660254 в данной

. - 11

ив:терпретации соответствует 2 ( О.;86б2 09375 этого вполне достаточ- йо пии фиксированном формате в 8 и 16 разр::,цов ,еепк учесть,что умножение осу-- ществл етс  на константу меньше 1 . За счет последовательного аппаратурного с/двигЕ с подсуммированием повь шаетс  точность умножени  (в услови х огра- н.н енА-гой разр. дной сетки реальных машин по сравнению с умножением по принципу одноврененньк сдвигов и сведени  результатов. Если разр дность равна 8.3 то однотфеменный сдвиг на 10 разр дов ( 2 °)выходит за границу чувствительности однобайтной разности а при последовательных сдви3 1

ax с подсуммированием также происходит обрезание младших разр дов, но предварительно, в процессе последовательных сложений, вьшолн ютс  переносы в старшие разр ды и веро тность получени  более точного резуль-, тата при заданной разр дности, соответственно , повьшзаетс . Так, при длине операнды в восемь разр дов рбиГ

зультат пр мого умножени  на

, оЧ o i согласно выражению 1 / - -

при с оответствует 0,8671875 (точное значение 0,8660254), а при

F{0)

20680 4

вьтолненни J -2- 11 )J} резул%- ч ат 0,866211. На диаграмме (фиг.ЗУ показана синхронизаци  работы -функциональных узлов, составл ющих уст- 5 ройство. Ковейерный режим показан с дискретностью до одного такта пол- . ного суммировани , хот  реально квантование дл  обеспечени  конвейер- ности доводитс  до такта минимальной 10 функциональной операции (например, времени хранени  выборки, внутрен е- го такта сложений и т.д.) (в)

1/

lllli

I «4J

Ч-)

N

IQ

Claims (1)

1. УСТРОЙСТВО ДЛЯ ТРЕХТОЧЕЧНОГО БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее первый сумматор-вычитатель, выход суммы которого подключен к информационному входу регистра, информационный выход которого подключен к первому входу второго сумматора-вычитателя, выход разности которого подключен к первому входу третьего сумматора-вычитателя, причем выход суммы второго сумматоравычитателя, выход суммы и выход разности третьего сумматора-вычитателя являются выходами соответственно первого, второго и третьего операндов устройства, входами первого, второго и третьего операндов которого являются соответственно второй вход второго сумматора-вычитателя и первый и второй входы второго сумматоравычитателя, отличающееся тем, что, с целью упрощения устройства, оно содержит первый и второй сумматоры, вычитатель, умножитель на 1/16 и первый и второй умножители на 1/8, выход первого умножителя на 1/8 подключен к первому входу первого сумматора, выход которого g подключен к входу умножителя на 1/16, выход которого подключен к первому входу второго сумматора, выход которого подключен к входу второго умножителя на 1/8, выход которого подключен к первому входу вычитателя, выход которого подключен к второму входу третьего сумматорагвычитателя,, а выход разности первого сумматоравычитателя подключен к вторым'входам вычитателя и первого и второго сумматоров.

   1 1206801