SU1124321A1 - Устройство дл вычислени @ -функций - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ Г-ФУНКЦИЙ, содержащее блоки элементов И, ИЛИ, первый и второй умно ители , блок управлени , содержащий первый и второй триггеры, формирователь импульсов, генератор тактов, счетчик, первый и второй дешифраторы , первый и второй элементы задержки , элементы И, ИЛИ, причем информа . ционный вход устройства поразр дно подключен к информационным входам первого блока элементов И, выходы второго блока элементов И подключены к информационным входам разр дов первого умножител , выходы разр дов которого подключены к информационным входам третьего и четвертого блоков элементов И, выходы четвертого ип того блоков элементов И подключены соответственно К первой и второй группам информационных входов второго умножител , выходы третьего блока элементов И и выходы разр дов ;второго умножител  подключены соответственно к первой и второй группам ВХОДОВ первого блока элементов ИЛИ, выход которого  вл етс  информационным выходом устройства, единичный вход первого триггера в блоке управлени   вл етс  входом запуска устройства , единичный выход Первого триггера подключен к входу первого элемента задержки, выход которого  вл етс  первым выходом блока управлени  и подключен к управл ющему входу первого блока элеЛнтов И, нулевой выход первого триггера подключен к входу формировател  импульсов , выход которого подключен к единичному входу второго триггера, выход второго триггера подключен к управл ющему входу генератора тактов, выход которого подключен к входу счетчика , выход счетчика поразр дно под (Л ключен к входам первого дешифратора, перва  группа выходов первого дешифратора подключена к входам первого элемента ИЛИ, выход которого через второй элемент задержки подключен к первому входу второго элемента ШШ, выход которого  вл етс  вторым выходом блока управлени  и подключен к управл ющему входу второго блока S9 элементов И, информационные входы 1 которого объединены с входами второго 9 дешифратора блока управлени , первый и второй выходы второго дешифратора объединены соответственно с первым и вторым входами третьего элемента ИЛИ и  вл ютс  третьим и четвертым выходами блока управлени , причем третий выход блока управлени  подключен к управл ющим входам четвертого и п того блоков элементов И, а четвертый выход блока управлени  к управл ющему входу третьего блока элементов И, выход третьего элемента ИЛИ блока управлени  подключен к

Description

нулевому входу второго триггера, отличающеес  тем, что,с целью расширени  области применени  за счет вычислени  Г-функций от произвольного действительного аргумента , оно содержит сумматор, блок делени  и блок посто нной пам ти, а в блок управлени  введены группа дешифраторов и третий триггер, причем выходы первого блока элементов- И поразр дно подключены к информационному входу сумматора, выходы информационных разр дов сумматора подключены к информационньв4 входам второго и шестого блоков элементов И, выходы младших информационных разр дов сумматора подключены к адресным входам блока посто нной пам ти, выходы блока посто нной пам ти подключены к информационньи входам п того и . седьмого блоков элементов И, выходы разр дов первого умножител  подключены к информационным входам восьмого блока элементов И, выходы шестого и восьмого блоков элементов И подключены к перЛэй и второй труппам входов второго блока элементов ИЛИ, выходы седьмого блока элементов И и выходы второго блока элементов ИЛИ подключены к входам разр дов делимо- го и делител  блока делени , выходы разр дов которого подключены к третьей группе входов первого блока элементов ИЛИ, входы первого дешифратора блока управлени  соединены с входами группы дешифраторов, первый выход группы дешифраторов  вл етс  выходом ошибки устройства, второй выход группы дешифраторов подключен к нулевому входу первого триггера. 21 единичный выход которого, объёдиненный с нулевым входом третьего триггера ,  вл етс  п тым выходом блока управлени  и подключен к установочным входам первого и второго умножителей, блока делени  и сумматора, знаковый выход сумматора подключен к первому входу первого элемента И блока управлени , второй вход первого элемента И подключен к выходу второй группы второго дешифратора, выход первого элемента И подключен к второму вхо- ду второго элемента ИЛИ и к единичному входу третьего триггера, единичный выход третьего триггера подключен к первым входам .второго и третьего элементов И, нулевой выход третьего триггера подключен к первым входам четвертого и п того элементов И, вторые .входы второго и четвертого элементов И подключены к выходу первого элемента ИЛИ, выходы второго и четвертого элементов И  вл ютс  шестым и седьмым выходами блока управлени  и подключены соответственно к входу суммировани  с единицей и входу вычитани  единицы сумматора, третий выход первого дешифратора блока управлени  подключен к третьему входу третьего элемента ИЛИ и к вторьм входам третьего и п того элементов И, выходы третьего и п того элементов И подключены к входам четвертого элемента ИЛИ, выходы третьего , п того элементов И и четвертого элемента ИЛИ  вл ютс  восьмым дев тым и дес тьм выходами блока управлени  и подключены к управл ющим входам восьмого, шестого и седьмого блоков элементов И соответственно.

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при решении задач математической физики, требующих вычислений Г-функций. рГзвестно устройство дл  вычислени  функций, содержащее блок степени полинома, генератор факториалов, блок умножени , блок вычислени  но1меров коэффициентов, блок делени , блок коэффициентов полинома, и блок кратности дифференцировани  Г13 Однако круг задач, решаемых этим устройством, не предусматривает числение значений Г-функций. Наиболее близким к предлагаемому  вл етс  устройство дл  вычислени  Г-функций, содержащее блоки элементов И, ИЛИ, регистр; аргумента, регистр константы, два умножител  и блок управлени , причем информационные входы первого блока элементов И  вл ютс  входами устройства, выходы первого блока элементов И подключены к разр дным входам регистра аргуменвторой блок элементов И подключены к информационным входам первого умно жител , выходы разр дов которого под ключены к инфорг зционным входам третьего и четвертого блоков элементов И, вькоды разр дов регистра конс танты подключены к информационным входам п того блока элементов И, выходЪ четвертого и п того блоков I элементов И подключены к соответствующнм группам информационных входов второго умножител  1 выходы разр дов второго умножител  и третьего блока элементов И подключены к соответству ющим группам входов блока элементов ИЛИ, выходы которого  вл ютс  выходами устройства, управл ющие входы регистров, умножителей и блоков элементов И подключены к соответствующим выходам блока управлени  2 Недостаток известного устройства состоит в узких функциональных возможност х , ограниченных вычислением Г-функций только дл  положительного целого или полуцелого аргумента, представленного в естественной форме с зап той, разделающей целую и дробную части. Цель изобретени  - расширение области применени  за счет вычислени  Г-функций от произвольного де ствительного аргумента. Поставленна  цель достигаетс  тем, что устройство дл  вычислени  Г-функйцй, включающее в себ  блоки элементов И, ИЛИ, первый и второй . умножители, блок управлени , содерж щий первьй и второй триггеры, формиров тель импульсов, генератор такто счетчик, первый и второй дешифраторы первый и второй элементы задержки, элементы И, ИЛИ, причем информационный вход устройства поразр дно подключен к информационным входам перЗбго блока элементов И, выходы второго блока элементов И подключены к информационным входам разр дов первого умножител , выходы разр дов которого подключены к информационным входам третьего и четвертого блоков элементов И, выходы четвертого и п того блоков элементов И подключены соответственно к первой и второй 21 группам информационных входов второго умножител , выходы третьего блока элементов И и выходы разр дов второго умножител  подключены соответственно к первой и второй группам входов первого блока элементов ИЛИ,, выход которого  вл етс  информационным выходом устройства, единичный вход первого триггера в блоке управлени   вл етс  входом запуска устройства , единичный выход первого триггера подключен к входу первого элемента задержки, выход которого  вл етс  первым выходом блока управ-лени  и подключен к управл ющему входу первого блока элементов И, нулевой выход первого триггера подключен к входу формировател  импульсов , выход которого подключен к единичному входу второго триггера, выход второго триггера подключен к управл ющему входу генератора тактов , выход которого подключен к входу счетчика, выход счетчика поразр дно подключен к входам первого дй шифратора, перва  группа выходов первого дешифратора псдключена к входам первого элемента ИЛИ, выход i которого через второй элемент задержки подключен к первому входу второго элемента ИЛИ, выход которого  вл етс  вторым выходом блока управлени  и подключен к управл ющему входу второго блока элементов И, информационные входы которого объединены с входами второго дешифратора блока управлени , первьш и второй выходы второго де- шифратора объединены соответственно с первым и вторым входами третьего элемента ИЛИ н  вл ютс  третьим и четвертым выходами блока управлени , причем третий выход блока управлени  подключен к управл ющим входам четвертого и п того блоков элементов И, а четвертый выход блока управлени  к управл ющему входу третьего блока элементов И, выход третьего элемента ИЛИ блока управлени  подключен к нулевому входу второго триггера, содержит сумматор, блок делени  и блок посто нной пам ти, а в блок управлени  введены группа дешифраторов и третий триггер, причем выходы первого блока элементов И поразр дно подключены к информационному входу сумматора , выходы всех информационных разр дов сумматора подключены к информационным входам второго и шеетого блоков элементов И, выходы младших информационных разр дов сумматора подключены к адресным входам блока , посто нной пам ти, выходы блока посто нной пам ти подключены к информационным входам п того и седьмого блоков элементов И, выходы разр дов первого умн1ржител  подключены к информационным входам восьмого блока элементов-И, выходы шестого и вось- мого блоков элементов И подкдпочены к первой и второй группам входов второго блока элементов ИЛИ, выходы седьмого блока элементов И и выходы второго блока элементов ИЛИ подключены к входам разр дов делимого и делител  блока делени , выходы разр дов которого подключены к третьей группе входов первого блока элементов 11ПИ, входы первого дешифратора блока управлени  соединены с входами группы дешифраторов, первый выход группы дешифраторов  вл етс  выходом ошибки устройства, второй выход группы дешифраторов подклочен к нулевому входу первого триггера, единичный выход которого, объединенный с нулевым входом третьего триггера,  вл етс  п тым выходом блока управлени  и пoдкJлoчeн к установочным входам перво го и второго умножителей, блока делени  и сумматора, знаковый выход сумматора подключен к первому входу лервого элемента И- блока управлени , второй вход первого элемента И подключен к выходу второй группы второ .го дешифратора, выход первого элемента И подключен к второму входу второго элемента ИЛИ и к единичному входу третьего триггера, единичный выход третьего триггера подключен к первым входам второго и третьего элементов И, нулевой выход третьего триггера подключен к первым входам четвертого и п того, элементов И, вторые входы второго и четвертого, элементов И подключены к выходу первого элемента ИЛИ, выходы второго и четвертого элементов И  вл ютс  шестым и седьмьм выходШ4И блока управле ни  и подключены соответственно к

входу суммировани  с единицей и входУ вычитани  единицы сумматора, третий выход первого дешифратора блока управлени  подключен к третьему входу третьего элемента ИЛИ и к вторым входам третьего и п того элементов И, выходы третьего и п того элементов И подключены к входам четвертого элемента ИЛИ, выходы третьего, п того элементов И и четвертого элемента ИЛИ  вл ютс  восьмым, дев тым и дес тым выходами блока управлени  и подключены к управл ющим входам восьмого, шестого и седьмого блоков элементов И соответственно.

На фиг. 1 приведена функциональт на  схема предлагаемого устройства дл  вычислени  Г-функций; на фиг.2 схема блока управлени .

Устройство содержит блок 1 элементов И, сумматор 2, блок 3 посто нной пам ти, блок 4 элементов И, умножитель 5, блоки. 6-11 элементов И блок 12 элементов ИЛИ, блок 13 делени , умножитель 14, блок 15 элементов ИЛИ, блок 16 управлени , входывыходы 17,-28 блока управлени .

Блок 16 управлени  содержит триг .гер.29, группу 30 дешифраторов, формирователь 31 импульсов, дешифратор 32, триггер 33, элемент ИЛИ 34, элементы И 35 и 36, генератор 37 тактов счетчик 38, депшфратор 39, элементы И 40 и 41, ИЛИ 42, И 43, ИЛИ 44, триггер 45, элемент ИЛИ 46, элементы 47 и 48 задержки.

Устройство работает следующим образом.

По команде Пуск триггер 29 устанавливаетс  в единичное состо ние и формирует управл ющий сигнал .28, который приводит в единичное состо т кие умножитель 3 и устанавливает в нулевое состо ние сумматор 2, умно житель 14, блок 13 делени  и триггер 45. Этот же сигнал после задержки разрешает прием через блок 1 элементов И с входов устройства аргумента X в сумматор 2. Аргумент X с выходов суммАтора 2 подаетс  на вход группы 30 дешифраторов, анализирующих аргумент X на равенство 0,-1,-2,

Если .-1,-2, ..., то формируетс  сигнал ошибки и работа устройства прекращаетс . Если ,-1,-2, ... то на другом выходе группы 30 дешифраторов формируетс  сигнал, устанавливающий триггер 29 в нулевое состо ние . Одновременно с этим код аргумента X с выходов сумматора 2 подаетс  на. дешифратора 32, знаковый разр д - на первый Вход элемента И 43.

Переход триггера 29 из единичного состо ни  в нулевое обеспечивает формирование на выходе формировател  31 управл ющего сигнала, который устанавливает триггер 33в единичное состо ние . Под управлением единичного состо ни  триггера 33 генератор 37 тактов генерирует на своем выходе сигналы, которые подсчитываютс  счетчиком 38, Первому сигналу на выходе генератора 37 соответствует управл ющий сигнал на первом выходе дешифра1тора 39, Если аргумент отрицательный , то этот сигнал проходит через элемент И 43, устанавливает триггер 45 в единичное состо ние и, пройд  через элемент ИЛИ 46, разрешает передачу аргумента X из сумматора 2 через блок 4 элементов на входы умножител  5, который выполн ет умножение аргумента X на занесенное ранее в него значение (в первом такте Х1), Если аргумент положительный , то триггер 45 остаетс  в нулевом состо нии и в первом такте запрещаетс  передача аргумента X из сумматора 2 на входы умножител  5,

По второму тактовому сигналу генератора 37 формируетс  управл ющий сигнал на другом выходе дешифратора 39, Если аргумент , то этот сигнал с выхода дешифратора 39 проходит на вход сумматора 2 через элементы ИЛИ 44 и И 40, на другой вход которого подаетс  разрешение с нулевого вькода триггера 45, и -выполн ет вычитание единицы из содержимого сумматора 2, т,а, выполн етс  (Х-1), Если аргумент , то этот сигнал с выхода дешифратора 39 проходит на другой вход сумматора 2 через элементы ИЛИ 44 и И 41, на другой .вход которого в этом случае подаетс  разрешение сединичного выхода триггера 45,; и вьшол ет суммирование единицы с содерж1 мым сумматора 2, т,е. выполн етс  (Х+1), Затем этот же сигнал после задержки, пройд  через элемент ИЛИ 46, разрешает передачу содержимого сумматора 2 через блок 4 элементов И на входы умножител  5, вкотором выполн етс  умножение очередкого кода сумматора 2 с пред еду-т щим значением произведени , т,е, на втором такте, выполн етс  (Х+1)Х дл  и (Х-1) дл  , По третьему и остальным тактовым сигналам повтор етс  процесс, аналогичный процессу на втором такте, т,е, .в умножителе 5 накапливаетс  одно из произведений

(Х-1)(Х-2) .,, (Х-К), , (1)

Х(Х+1)(Х-ь2) ,,, (Х+К),

X 0 и X э -1,-2 ,,. (2)

Генератор 37 генерирует тактовые сигналы до тех пор, пока дешифратор 32 не находитс  в одном из трех состо ний , завис щих от текущего содержимого X сумматора 2. Если аргумент X - полоижетльное целое число, то

Г(Х) (Х-1) ,

и процесс вычислени  произведени  (1) останавливаетс  в момен-т равенства содержимого сумматора 2 единице т,е, , При этом на .первом выходе дешифратора 32 формируетс  управл ющий сигнал 27, который через элемент ИЛИ 42 возвращает триггер 33 в нулевое состо ние и, теМ самым, запрещает работу генератора 37, Этот же сигнал разрешает передачу из умножител  5 вычисленного факториала (Х-1) через блок 11 элементов И и блок 15 элементов ИЛИ на выход устройства .

Если аргумент положительный дробный Xfe(0,1), то Г(Х) вычисл етс  как отношение

Г()

Г(Х)

при этом дешифратор 32 формирует управл ющий сигнал на третьем выходе сразу после приема аргумента X в сумматор 2, Этот управл ющий сигнал через элемент ИЛИ 42 устанавливает триггер 33 в нулевое состо ние и запрещает работу генератора 37 (произведение (1) при этом не вычисл етс ) , Этот же сигнал с выхода дешифратора 32 проходит через элемент И 35, на другой вход которого подаетс  разрешение с нулевого выхода триггера 45, и разрешает передачу аргумента X из сумматора 2 через блок 7 элементов И и блок 12 элементов ИЛИ в блок 13 делени . Одновременно с этим управл ющий сигнал с выхода элемента И 35 через элемент ИЛИ 34 подаетс  на управл ющий вход блока 6 элементов И и разрешает гьередачу из блока 3 посто нной пам ти значени  Г(Х+1), выбираемого по адресу X, на другие входы блока 13 делеГ (Х+1) из блока 13 ни . Результат делени  через блок 15 элементов ИЛИ передаетс  на выход устройства. Если аргумент положителен, и принадлежит интервалу Хб(1,2), то дешиф ратор 32 формирует управл ющий сигнал 26 на втором выходе сразу после приема аргумента X в сумматор 2, Это сигнал устанавливает триггер 33 в нулевое сост ние, запрещает работу генератора 37 (произведение (1) при этом не вычисл етс ) и одновременно разрешает передачу через блок 9 элементов И из блока 3 посто нной пам ти на один из входов умножител  14 значени  Г(х), выбираемого по адресу соответствующему дробчой части аргумента X, и через блок 10 элементов И из умножител  5 на другой вход умножител  14 передаетс  значение единицы , содержащеес  в нем. Результат Г(х)Г(Х)1 из умножител  14 через блок 15 элементов ИЛИ передаетс  на выход уртройства. Если аргумент , то Г(Х) вычисл етс  как произведение (Хк). Г(Х)(Х-1)(Х-2) в этом случае начальный процесс аналогичен процессу, когда аргумент X - положительное целое число, до те пор, пока в сумматоре 2 не останетс  значение (1,2). При этом дешифратор 32 формирует управл ющий сигнал 26 на втором выходе, который через элемент ИЖ 42 останавливает работу генератора 37, подаетс  на управл ющий вход блоков 9 и 10 элементов И и разрешает передачу в умн житель 14 соответственно из умножител  5 накопленного произведени  (Х-1)-(Х-2), Xj; и из блока 3 посто н ной пам ти значени  Г (Х), выбранного по адресу, определ емому дробной частью X,,, т.е. (Хц-1). Результат в соответствии, с выражением (3) из умножител  14 через блок 15 элементов ИЛИ передаетс  на выход устройства . Если аргумент и ,2, ..., то вычисл етс  отношение Г() X.Тх+ о(х+2) ...X В этом случае начальный процесс выполн етс  аналогично выражению (2) дл  отрицательного аргумента X - в умножителе 5 накапливаетс  произведение . Х(Х+1) (Х+2) ... Х, пока X не ок зываетс  в диапазоне (0,1). При этом дешифратор 32 на третьем выходе формирует управл ющий сигнал, который останавливает работу генератора 37. Этот же сигнал с выхода дешифратора 32 проходит через элемент И 36, на другой вход которого подаетс  разрешение с единичного выхода триггера 45, и разрешает передачу через блок 8 элементов И и блок 12 элементов ИЛИ на входы блока 13 делени  из умножител  5 накопленного произведени  Х(Х+1)«(Х+2) ...X. Одновременно с этим управл ющий сигнал с выхода элемента И 36 проходит через .элемент ИЛИ 34 и разрешает передачу через блок 6 элементов И на другие входы блока 13 делени  из блока 3 посто нной пам ти значени  Г(), выбранного по адресу Х Результат в соответствии с вьфажением (4) из блока 13 делени  через блок 15 элементов ИГМ передаетс  на выход устройства . Функциональные возможности предлагаемого устройства дл  вычитани  Г-функции расширены - обеспечено вычисление Г-функции произвольного действительного аргумента, представленного в естественной форме или с ;плавающей зап той.

tn

щ

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ Г-ФУНКЦИЙ, содержащее блоки элементов И, ИЛИ, первый и второй умножители, блок управления, содержащий первый и второй триггеры, формирователь импульсов, генератор тактов, счетчик, первый и второй дешифраторы, первый и второй элементы задержки, элементы И, ИЛИ, причем информа- . ционный вход устройства поразрядно подключен к информационным входам первого блока элементов И, выходы второго блока элементов И подключены к информационным входам разрядов первого умножителя, выходы разрядов которого подключены к информационным входам третьего и четвертого блоков элементов И, выходы четвертого и пятого блоков элементов И подключены соответственно к первой и вто- . рой группам информационных входов второго умножителя, выходы третьего блока элементов И и выходы разрядов :второго умножителя подключены соответственно к первой и второй группам 'входов первого блока элементов ИЛИ, выход которого является информацион ным выходом устройства, единичный вход первого триггера в блоке управ ления является входом запуска устройства, единичный выход первого триггера подключен к входу первого элемента задержки, выход которого является первым выходом блока управ ления и подключен к управляющему входу первого блока эле»Лнтов И, нулевой выход первого триггера подключен к входу формирователя импульсов, выход которого подключен к единичному входу второго триггера, выход второго триггера подключен к управляющему входу генератора тактов, выход которого подключен к входу счет»SU 1124321 чика, выход счетчика поразрядно подключен к входам первого дешифратора, первая группа выходов первого дешиф ратора подключена к входам первого элемента ИЛИ, выход которого через второй элемент задержки подключен к первому входу второго элемента

   ИЛИ, выход которого является вторым выходом блока управления и подключен к управляющему входу второго блока элементов И, информационные входы которого объединены с входами второго дешифратора блока управления, первый и второй выходы второго дешифратора объединены соответственно с первым и вторым входами третьего элемента ИЛИ и являются третьим и четвертым выходами блока управления, причем третий выход блока управления подключен к управляющим входам четвертого и пятого блоков элементов И, а четвертый выход блока управления к управляющему входу третьего блока элементов И, выход третьего элемента ИЛИ блока управления подключен к нулевому входу второго триггера, отличающееся тем, что,с целью расширения области применения за счет вычисления Г-функций от произвольного действительного аргумента, оно содержит сумматор, блок деления и блок постоянной памяти, а в блок управления введены группа дешифраторов и третий триггер, причем выходы первого блока элементов- И поразрядно подключены к информационному входу сумматора, выходы информационных разрядов сумматора подключены к информационным входам второго и шестого блоков элементов И, выходы младших информационных разрядов сумматора подключены к адресным входам блока постоянной памяти, выходы блока постоянной памяти подключены к информационным входам пятого и . седьмого блоков элементов И, выходы разрядов первого умножителя подключены к информационным входам восьмого блока элементов Й, выходы шестого и восьмого блоков элементов И подключены к перЛОй и второй группам входов второго блока элементов ИЛИ, выходы седьмого блока элементов И и выходы второго блока элементов ИЛИ подключены к входам разрядов делимого и делителя блока деления, выходы разрядов которого подключены к третьей группе входов первого блока элементов ИЛИ, входы первого дешифратора блока управления соединены с входами группы дешифраторов, первый выход группы дешифраторов является выходом ошибки устройства, второй выход группы дешифраторов подключен к нулевому входу первого триггера, единичный выход которого, объединенный с нулевым входом третьего триггера, является пятым выходом блока управления и подключен к установочным входам первого и второго умножителей, блока деления и сумматора, знаковый выход сумматора подключен к первому входу первого элемента Й блока управления, второй вход первого элемента И подключен к выходу второй группы второго дешифратора, выход первого элемента И подключен к второму вхо-ду второго элемента ИЛИ и к единичному входу третьего триггера, единичный выход третьего триггера подключен к первым входам второго и третьего элементов И, нулевой выход третьего триггера подключен к первым входам четвертого и пятого элементов И, вторые .входы второго и четвертого элементов И подключены к выходу первого элемента ИЛИ, выходы второго и четвертого элементов Й являются шестым и седьмым выходами блока управления и подключены соответственно к входу суммирования с единицей и входу вычитания единицы сумматора, третий выход первого дешифратора блока управления подключен к третьему входу третьего элемента ИЛИ и к вторьм входам третьего и пятого элементов И, выходы третьего и пятого элементов И подключены к входам четвертого элемента ИЛИ, выходы третьего, пятого элементов И и четвертого элемента ИЛИ являются восьмым,девятым и десятью выходами блока управления и подключены к управляющим входам восьмого, шестого и седьмого блоков элементов И соответственно.