SU754407A1 - ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ "КОД-ЧАСТОТА"1 - Google Patents
ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ "КОД-ЧАСТОТА"1 Download PDFInfo
- Publication number
- SU754407A1 SU754407A1 SU782617539A SU2617539A SU754407A1 SU 754407 A1 SU754407 A1 SU 754407A1 SU 782617539 A SU782617539 A SU 782617539A SU 2617539 A SU2617539 A SU 2617539A SU 754407 A1 SU754407 A1 SU 754407A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- code
- output
- elements
- adder
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Изобретение относится к области вычислительной техники и может быть использовано в вычислительных и управляющих комплексах в качестве нелинейного преобразователя кода в частоту,совмещающего функцию преобразования формы представления информации с ее математической переработкой по нелинейной зависимости. .«
Известно устройство, содержащее- и счетчик, дешифратор, память кодов, триггеры, элементы И и ИЛИ [ΐ] .
Недостатком известного устройства является большой объем оборудования.
Наиболее близким техническим реше-15 нием к изобретению является устройство, содержащее счетчик с дешифратором, память кодов, триггеры, элементы И £2}.
Недостатком известного устройства 20 является недостаточная точность.
. Цель изобретения - повышение точности устройства.
Поставленная цель достигается тем. что в функциональный преобразователь "код-частоты", содержащий счетчик, группа выходов которого соединена че рез дешифратор со входами памяти коцов;элементы ИЛИ и задержки/введены два сумматора, причем выходы памяти 30
2
кодов соединены через первый и второй элементы И с первыми входами первого и второго элементов ИЛИ соответственно, вторые входы которых соединены через третий и четвертый·элемент И соответственно с первым входом устройства, второй вход которого соединен с входом первого элемента И и через первый элемент задержки с входом третьего элемента И, выход первого элемента ИЛИ через последовательно соединенные первый и второй сумматор и счетчик соединен с выходом устройства, выход второго сумматора соединен со входом второго элемента И и через второй элемент задержки с входом четвертого элемента И, выход второго элемента ИЛИ соеди- . нен со входом второго сумматора.
Блок-схема устройства приведена на. чертеже.
Устройство содержит сумматоры 1,
2, элементы ИЛИ 3, 4, элементы задержки 5, 6, счетчик 7, дешифратор 8, память 9‘кодов, элементы И 10-13.
На входы устройства поступает входной код Νχ и опорная частота Го. .
Формирование суммы Ν*+Ν^η Νκ+ΝΜ4 в сумматорах 1 и 2 происходит при подаче импульса опорной частоты и
754407
импульса переполнения второго сумматора 2 . При этом код Νχ подается в сумматоры 1 и 2 с некоторой задержкой Ί4< То, длительность которой обеспечивается элементами задержки 5 и 6. Результирующая частота Рг снимается со счетчика 7. 5
Описываемый функциональный преобразователь относится к классу гибридных вычислительных устройств с дискретноуправляемыми параметрами, использующих принцип многократного ис- 10 пользования импульсно-цифровых решающих элементов, входящих в состав операционного блока'. Управление последовательностью выполнения отдельных операций производится счетчиком и 7 и дешифратором 8.
Операционный блок, моделирующий в каждом ί-ом такте (ϊ-1, 2, . .., η) простую дробь (х+ а^)/(х+ь;), состоит из последовательного соедине- уп ния линейных преобразователей (Пр) "код-частота" (Ν-*Γ) и "код-период" (Ν-*Τ), Пр "Ν—построен на основе сумматора 1, реализующего операцию суммирования кодов Νχ и ΝΕ, с преобразованием суммы (Νχ+Ν^ ) в частоту 25
счетчик 7 производит последовательное суммирование периодов , образуя (а своем выходе суммарный период, рав<(4>
При этом результирующая частота Ρζ на выходе функционального преобразо4 1
Имея ввиду, что 2 - Να. =Ν
_24
х~ 2х
с»;
Ν
~2
*
°*1 Μ
Γ > Ν
αί
последнее выражение имеет вид
Νχ + Νφ·
(υ
представляющую собой последователь-. ность импульсов переполнения на выхо- . и де сумматора 1, образуемых путем переноса на его вход кодов Ν^· и с частотой Б, (к - число разрядов сумматора).
Пр "Ν->Τ" построен на основе второго сумматора 2 и работает по принципу развертывающих структур. Формирование на его выходе периода
т7.=
(2)
40
осуществляется путем линейной развертки .кода Ийм (ι) в сумматоре 2 от начального числа, равного сумме (Νχ +
+ Να;
образуемой в начале периода
Т.,· до момента переполнения сумматора 2/Линейная развертка кода ΝςΜ<ζ ( ί) достигается при работе сумматора 2 в. режиме счета, когда на его счетный вход подаются импульсы частоты , Поэтому с учетом (1) выражение (2) при-зд (Ν,-Ν»;)]:11
мет вид ιζ.- к (3)
45
В момент формирования импульса окон- $$ чания периода счетчик 7 изменяет свое состояние и из- памяти 9 подключает через элементы И 10, 12 или 11,
13 к элементам ИЛИ 3, 4 коды и
^Йроцесс формирования следующего 60 периода Тг^+1 аналогичен предыдущему. Цикл формирования одного периода Тг выходной частоты равен η тактам, число которых задается коэффициентом пересчета счетчика! 7. Наряду с этим 65
(5),
Иэ него следует, что функциональный преобразователь "код-частота" позволяет воспроизводить нелинейные зависимости приближающиеся суммой простых дробей.
Ввод в устройство сумматоров, работающих в режиме суммирования и преобразования кодов в частоту и период·, позволяет уменьшить максимальную ошибку формирования каждого периода до величины
ΔΤΖ.ΐπιαχ о ,
не зависящей от диапазона изменения аргумента Νχ, и, следовательно, повысить точность функционального преобразования кода в частоту. Ошибка предлагаемого устройства уменьшается примерно в 2* /МХгп-1Ъ раз .
'
Claims (1)
- Формула изобретенияФункциональный преобразователь "код-частота", содержащий счетчик, группа выходов которого соединена через дешифратор со входами памяти кодов , элементы ИЛИ и задержки, отличающийся тем, что, с целью повышения точности, в него введены два сумматора, причем выходы памяти кодов соединены через первый и второй элементы И с первыми входами первого и второго элементов ИЛИ соотвественно, вторые входы которых соединены через третий и четвертый элементы .И соответственно с первым входом устройства, второй вход которого соединен с входом первого элемента И и через первый элемент задержки с входом третьего элемента И, выход первого элемента ИЛИ через последовательно соединенные первый и второй сумматор и счетчик соединен с выходом устройства, выход второго сумматора соединен со входом второго элемента И и через второй элемент задержки с входом четвертого элемента5754407И, выход второго элемента ИЛИ соединен со входом второго сумматооа.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782617539A SU754407A1 (ru) | 1978-05-22 | 1978-05-22 | ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ "КОД-ЧАСТОТА"1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782617539A SU754407A1 (ru) | 1978-05-22 | 1978-05-22 | ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ "КОД-ЧАСТОТА"1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU754407A1 true SU754407A1 (ru) | 1980-08-07 |
Family
ID=20765456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782617539A SU754407A1 (ru) | 1978-05-22 | 1978-05-22 | ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ "КОД-ЧАСТОТА"1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU754407A1 (ru) |
-
1978
- 1978-05-22 SU SU782617539A patent/SU754407A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU754407A1 (ru) | ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ &quot;КОД-ЧАСТОТА&quot;1 | |
SU997040A1 (ru) | Число-импульсный функциональный преобразователь | |
SU1288693A1 (ru) | Устройство дл возведени в квадрат | |
SU744600A1 (ru) | Устройство дл вычислени значений полинома | |
SU491139A1 (ru) | Стохастический интегратор | |
SU690475A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код градусов и минут | |
SU982004A1 (ru) | Стохастическое вычислительное устройство | |
SU605314A1 (ru) | Аналого-цифровой преобразователь | |
SU493916A1 (ru) | Функциональный преобразователь частоты в код | |
SU1023342A1 (ru) | Частотно-импульсный функциональный преобразователь | |
SU1427360A1 (ru) | Устройство дл делени | |
SU1196858A1 (ru) | Устройство дл возведени в степень | |
SU523421A1 (ru) | Устройство дл решени неопределенной системы линейных уравнений | |
SU552620A1 (ru) | Устройство дл извлечени корн | |
SU130062A1 (ru) | Устройство дл получени произведени двух последовательностей импульсов | |
SU432547A1 (ru) | Вычислитель коэффициентов уолша-фурье | |
SU661773A1 (ru) | Устройство дл преобразовани кодов в частоту | |
SU706844A1 (ru) | Преобразователь двоичного кода в двоично-дес тично-шестидес тиричный код | |
SU541168A1 (ru) | Устройство дл возведени двоичных чисел в степень | |
SU1030807A1 (ru) | Спектроанализатор | |
SU881731A1 (ru) | Шифратор двоично-дес тичного кода | |
SU847517A1 (ru) | Делитель частоты следовани импульсовНА ВОСЕМь | |
SU771669A1 (ru) | Устройство дл умножени | |
RU2020758C1 (ru) | Устройство для вычисления позиционной характеристики непозиционного кода | |
SU752214A1 (ru) | Преобразователь временных интервалов в цифровой код |