Изобретение относитс к технике св зи и может быть использовано в устройствах передачи дискретной информации . Цель изобретени - уменьшение времени вхождени в синхронизм. На чертеже представлена структур на электрическа схема синхронизирующего устройства. . Синхронизирующее устройство со- держит генератор 1, делитель 2 частоты , формирователь 3 импульсов, содержащий первый,.второй и третий элементы И 4, 5 и 6, элемент НЕ 7, элемент ИЛИ 8, первьй и второй счет чики 9 и 10, первый, второй и третий RS-триггеры 11, 12 и 13, блок 1 задержки, первый и второй дополнительные элементы И 15 и 16, четвертый RS-триггер 17.. Синхронизирующее устройство работает следующим образом. В исходном состо нии первый и второй счетчики 9 и 10, первый, тре тий и четвертьй RS-триггеры 11, 13 и 17 наход тс в нулевом состо нии, а второй RS-триггер 12 - в единичном . В результате этого делитель 2 частоты отключен, третий элемент И закрыт, а первьй элемент И 4 открыт дл прохождени импульсов с выхода генератора 1. Если на вход устройства поступае информационна единица, то первьй же из К импульсов открывает второй элемент И 5. Импульсы генератора 1 с частотой nfj, через первьй и вто рой элементы И 4 и 5 и элемент ИЛИ поступают на первьй вход считающего до m первого счетчика 9 и на S-вход первого и четвертого RS-триггеров 1 и 17, которые.устанавливаютс в единичное состо ние, открьша третий элемент И 6 и разреша работать делителю 2 частоты и второму .счетчику 10. После, т-го импульса генерато ра 1 на выходе первого счетчика 9 по вл етс импульс, который через открытый в данный момент первьй дополнительный элемент И 15 поступает на S-вход третьего RS-триггера 13, устанавлива его в единичное состо ние , что соответствует по влению информационной единицы на выходе синхронизирующего устройства. Кроме того, импульс с выхода первого счетчика 9устанавливает второй RS-триггер 12 в нулевое состо ние, при этом первый элемент И 4 закрываетс и импульсы генератора 1 не поступают на первьй счетчик 9, а п-и импульс гене-. ратора1 {первьй импульс с выхода делител 2 частоты) возвращает пер- вьй счетчик 9, первьй и второй RSтриггеры 11. и 12 в исходное состо ние и поступает на первьй вход второго счетчика 10. При поступлении информационного нул Lкаждое информационное слово начинаетс с информационной единицы ) работа синхронизирующего устройства происходит аналогично, только импульсы генератора 1 проход т на второй вход элемента ИЛИ 8 через открытый третий элемент И 6, а импульс с выхода первого счетчика 9 проходит через открытьй в этом случае второй дополнительньй элемент И 16 на R-вход третьего RS-триггёра 13, устанавлива его в нулевое состо ние. При приеме синхронизирующим устройством К-разр дного информационного слова на первьй вход второго счетчика 10 поступит К импульсов с выхода делител 2 частоты, в результате чего на выходе второго счетчика 10 по витс импульс, которьй поступит на R-вход четвертого RS-триггера 17 и установит его в нулевое состо ние, закрыв . третий элемент И 6 и запретив работать .второму счетчику 10, т.е. возвратит синхронизирующее устройство в исходное состо ние. Блок 14 задержки обеспечивает попадание стробирующих импульсов на середину информационных импульсов.The invention relates to communication technology and can be used in devices for transmitting discrete information. The purpose of the invention is to reduce the time of entry into synchronism. The drawing shows the structures on the electrical circuit of the synchronizing device. . The synchronizing device contains a generator 1, a divider 2 frequencies, a shaper 3 pulses containing the first, the second and third elements AND 4, 5 and 6, the element NOT 7, the element OR 8, the first and second counters 9 and 10, the first the second and third RS-triggers 11, 12 and 13, block 1 delay, the first and second additional elements And 15 and 16, the fourth RS-trigger 17. The synchronization device works as follows. In the initial state, the first and second counters 9 and 10, the first, the third and the fourth RS-flip-flops 11, 13 and 17 are in the zero state, and the second RS-flip-flop 12 is in the single state. As a result, the frequency divider 2 is turned off, the third element And is closed, and the first element And 4 is open to pass pulses from the output of generator 1. If an information unit arrives at the device input, then the first element of K pulses opens the second element And 5. Pulses of generator 1 with the frequency nfj, through the first and second elements AND 4 and 5 and the OR element are fed to the first input of the first counter counting up to m, and to the S input of the first and fourth RS flip-flops 1 and 17, which are set to one, open the third element I 6 and resolve the slave The second divider 2 and the second counter 10 must be added to the divider. After the tth pulse of the generator 1, a pulse appears at the output of the first counter 9, which through the currently open first additional element 15 comes to the S input of the third RS flip-flop 13 , set it to the unit state, which corresponds to the appearance of the information unit at the output of the synchronizing device. In addition, the pulse from the output of the first counter 9 sets the second RS-flip-flop 12 to the zero state, the first element 4 being closed and the generator 1 pulses are not fed to the first counter 9, and the n-pulse is the gene-. RATOR1 (the first pulse from the output of the divider frequency 2) returns the first counter 9, the first and second RS trigger 11 and 12 to the initial state and enters the first input of the second counter 10. When information zero arrives, each information word starts with an information unit) the synchronizing device works in the same way, only the pulses of the generator 1 pass to the second input of the element OR 8 through the open third element 6, and the pulse from the output of the first counter 9 passes through the open in this case the second additional ny AND gate 16 on the R-input of the third RS-triggora 13 by mounting it to the zero state. When the K-bit information word is received by the synchronizing device, the first input of the second counter 10 will be received by K pulses from the output of splitter 2 frequencies, which will result in a pulse at the output of the second counter 10, which will go to the R input of the fourth RS flip-flop 17 and set its in zero state, closing. the third element is And 6 and prohibiting the operation of the second counter 10, i.e. will reset the sync device to its original state. The delay unit 14 ensures that the gating pulses hit the middle of the information pulses.