SU1188736A1

SU1188736A1 - Microprogram control device

Info

Publication number: SU1188736A1
Application number: SU843782744A
Authority: SU
Inventors: Михаил Петрович Бурдиян; Сергей Владимирович Афанасьев; Эдуард Андреевич Сукесов
Original assignee: Предприятие П/Я В-2667
Priority date: 1984-06-22
Filing date: 1984-06-22
Publication date: 1985-10-30

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее счетчик адресов, блок пам ти микрокоманд, регистр микрокоманд, группу дешифраторов, счетчик, генератор тактовых импульсов и первый элемент И, причем выход счетчика адресов соединен с адресным входом блока пам ти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, выход пол многофункционального назначени которого соединен с информационным входом счетчика и информационными входами дешифраторов, выходы которых вл ютс первой группой выходов устройства, выход первого элемента И соединен со счетным входом счетчика адресов , отличающеес тем, что, с целью расширени функциональных возможностей путем реализации выработки управл ющих сигналов внутри такта и реализации условных переходов, оно дополнительно содержит второй , третий, четвертый и п тый элементы И, первый, второй и третий элементы ИЛИ, триггер, распределитель импульсов, генератор одиночного импульса, группу мультиплексоров и мультиплексор адреса, причем перва группа информационных входов мультиплексора адреса соединена с выходом пол многофункционального назначени регистра микрокоманд, первый выход признака режима которого соединен с первыми входами третьего элемента И и третьего элемента ИЛИ, выход которого соединен с управл ющим входом мультиплексора адреса , второй икформационный вход которого вл етс входом кода команды устройства, второй вход третьего элемента ИЛИ соединен с первым входом второго элемента И и вторым выходом признака режима регистра микрокоманд, третий выход признака режима которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом переполнени счетчика и первым входом первого элемента И, второй вход которого соединен с первым выходом распределител импульсов, первыми информационными входами мультиплексоров группы и третьим входом четвертого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом генератора одиночного импульса и первым входом первого элемента ИЛИ, выход которого i соединен с входом записи расчета счетчика адресов, информационный вход которого (Л соединен с выходом мультиплексора адреса, второй выход распределител импульсов соединен с вторыми входами второго и третьего элементов И и вторыми информационными входами мультиплексоров группы, третьи информационные входы которых соединены с третьим выходом распределител импульсов и входом запуска генератора одиночного импульса, вход начальной уста00 новки которого подключен к входу пуска 00 устройства, четвертый выход распределител импульсов соединен с входом установки в ноль триггера и четвертыми инОО О5 формационными входами мультиплексоров группы, п тые информационные входы которых соединены с п тым выходом распределител импульсов и первыми входами п того и шестого элементов И, остальные (п-5) выходов распределител импульсов (где пвозможное количество микротактов внутри такта, ) соединены с остальными (л-5) информационными входами мультиплексоров группы, выходы которых подключены к второй группе выходов устройства, стробирующие входы т- дешифраторов группы (т- максимальное количество микротактируемых управл ющих сигналов, формируемыхMICROPROGRAMME CONTROL DEVICE containing an address counter, microinstructions memory block, microinstructions register, decoder group, counter, clock pulse generator and the first element And, the output of the address microscope counter being connected to the microinstruction register information input The output of the multifunctional field is connected to the information input of the counter and the information inputs of the decoders, the outputs of which are the first group of outputs device, the output of the first element And is connected to the counting input of the address counter, characterized in that, in order to expand the functionality by implementing the generation of control signals inside the clock and implementing conditional transitions, it additionally contains the second, third, fourth and fifth elements And, the first, second and third elements OR, trigger, pulse distributor, single pulse generator, group of multiplexers and address multiplexer, the first group of information inputs of the multiplexer address connected to the output of the multifunctional register of micro-commands field, the first output of the mode attribute of which is connected to the first inputs of the third AND element and the third OR element, whose output is connected to the control input of the address multiplexer, the second information input of which is the device command code, the second input of the third the OR element is connected to the first input of the second element AND and the second output of the mode register register of microinstructions, the third output of the mode attribute of which is connected to the first input the fourth element And, the second input of which is connected to the overflow output of the counter and the first input of the first element And, the second input of which is connected to the first output of the pulse distributor, the first information inputs of the multiplexers of the group and the third input of the fourth element AND, the output of which is connected to the first input of the second element OR , the second input of which is connected to the output of the generator of a single pulse and the first input of the first element OR, the output of which i is connected to the input of the record for calculating the address counter, info the mapping input of which (L is connected to the output of the address multiplexer, the second output of the pulse distributor is connected to the second inputs of the second and third elements AND and the second information inputs of the group multiplexers, the third information inputs of which are connected to the third output of the pulse distributor and the starting input of the generator of a single pulse, the initial input The installation of which is connected to the start-up input 00 of the device, the fourth output of the pulse distributor is connected to the installation input to zero of the trigger and the fourth by the input inputs of multiplexers of the group, the fifth information inputs of which are connected to the fifth output of the pulse distributor and the first inputs of the fifth and sixth elements AND, and the rest (n-5) outputs of the pulse distributor (where the possible number of micro-tacts inside the measure) are connected to the remaining (L-5) information inputs of group multiplexers, the outputs of which are connected to the second group of device outputs, strobe inputs of t-group decoders (T is the maximum number of micro-activated controllers ignalov formed

Description

на первой группе выходов устройства) соединены с выходами соответствующих т-мультиплексоров группы, управл ющие входы мультиплексоров группы соединены с четвертым выходом признака режима регистра микрокоманд, п тый выход признака режима которого соединен с третьим входом первого элемента И, выход второго элемента ИЛИ соединен с входом установки в единицу триггера, выход которого соединен с входом чтени блока пам ти микрокоманд и вторыми входами п того и щестого элементов И, выходы которых соединены соответственно с входом записи регистра микрокоманд и счетным входом счетчика, вход записи счета которого соединен с одним из выходов соответствующего дещифратора группы, выход генератора тактовых импульсов соединен с входом распределител импульсов, выход второго и третьего элементов И соединены соответственно с вторым и третьим входами первого элемента ИЛИ, третий вход второго элемента И вл етс входом условий устройства.on the first group of outputs of the device) are connected to the outputs of the corresponding t-multiplexers of the group, the control inputs of the group multiplexers are connected to the fourth output of the register register instruction, the fifth output of the status indicator of which is connected to the third input of the first element AND, the output of the second element OR is connected to the input installation in the unit of the trigger, the output of which is connected to the read input of the microinstruction memory block and the second inputs of the fifth and pinch elements AND, the outputs of which are connected respectively to the write input the register of microinstructions and the counting input of the counter, the counting input of which is connected to one of the outputs of the corresponding group decider, the output of the clock generator is connected to the input of the pulse distributor, the output of the second and third elements AND are connected respectively to the second and third inputs of the first element OR, the third input of the second element AND is an input to device conditions.

1one

Изобретение относитс к области вычислительной техники и может быть использовано в устройствах управлени цифровых вычислительных машин (ЦВМ) и пультах управлени ЦВМ.The invention relates to the field of computer technology and can be used in digital computer control devices (digital computers) and digital computer control panels.

Цель изобретени - расширение функциональных возможностей путем реализации выработки управл ющих сигналов внутри такта и реализации условных переходов .The purpose of the invention is to expand the functionality by implementing the generation of control signals within the clock and implementing conditional transitions.

На фиг. 1 приведена структурна схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства при коротких микрокомандах; на фиг. 3 - времен ные диаграммы работы устройства при длинных микрокомандах.FIG. 1 shows a block diagram of the proposed device; in fig. 2 - time diagrams of the device operation with short microcommands; in fig. 3 - time diagrams of the device operation with long microinstructions.

Устройство содержит счетчик 1 адресов, блок 2 пам ти микрокоманд, регистр 3 микрокоманд , группу дещифраторов 4, счетчик 5, мультиплексор 6 адреса, генератор 7 тактовых импульсов, распределитель 8 импульсов , группу мультиплексоров 9, генератор 10 одиночного импульса, элементы ИЛИ 11- 13, элементы И 14-19, триггер 20, первую 21 и вторую 22 группы выходов, вход 23 кода команды, вход 24 условий и вход 25 пуска.The device contains a 1 address count, a block of 2 microinstructions memory, a register of 3 microinstructions, a group of decipherors 4, a counter 5, a multiplexer 6 of address, a generator of 7 clock pulses, a distributor of 8 pulses, a group of multiplexers 9, a generator of 10 single pulse, elements OR 11-13 , elements 14-19, trigger 20, first 21 and second 22 groups of outputs, input 23 of the command code, input 24 conditions and start input 25.

На фиг. 2 используютс следующие обозначени временных диаграмм: 26 - на входе; 25, 27-30 на выходах распределител 8; 31 - на выходе генератора 10; 32 - на выходе триггера 20; 33 - на выходе элемента И 18 34 - на выходе элемента И 19; 35 - на выходе переполнени счетчика 5; 36 - на выходах регистра 3 микрокоманд; 37 - на выходе элемента И 14; 38 и 39 - на выходах мультиплексоров 9.FIG. 2, the following time diagram notation is used: 26 - at the entrance; 25, 27-30 at the outputs of the distributor 8; 31 - at the output of the generator 10; 32 - at the output of the trigger 20; 33 - at the output of the element And 18 34 - at the output of the element And 19; 35 - at the output of the overflow of the counter 5; 36 - at the outputs of the register of 3 microinstructions; 37 - at the output of the element And 14; 38 and 39 - at the outputs of multiplexers 9.

На фиг. 3 используютс следующие обозначени временных диаграмм: 40-на выходе триггера 20; 41 - на выходе элемента И 18; 42 - на выходе элемента И 19; 43 - на выходе дешифратора 4; 44 - на выходе переполнени счетчика 5; 45 - на выходе элемента ИЛИ 12; 46 - на выходе регистра 3 микрокоманд.FIG. 3, the following time diagram notation is used: 40 at the output of the trigger 20; 41 - at the output of the element And 18; 42 - at the output of the element And 19; 43 - at the output of the decoder 4; 44 - at the output of the overflow of the counter 5; 45 - at the output of the element OR 12; 46 - at the output of the register 3 microinstructions.

Устройство работает следующим образом.The device works as follows.

При выполнении коротких микрокоманд генератор 10 одиночного импульса по одному из сигналов 27-30 распределител импульсов вырабатывает олшночный импульс 31. Этот импульс через элемент ИЛИ 11 заносит код команды через мультиплексор 6 в счетчик 1. Код, занесеный таким образом в счетчик 1, вл етс начальным адресом микропрограммы. В исходном состо нии на выходе мультиплексора 6 имеет место код команды. Одновременно одиночный импульс с выхода генератора 10 через элемент ИЛИ 12 устанавливает-в единицу триггер 20. Сигналом 30 триггер 20 сбрасываетс . По сигналу 32 на выходе триггера 20 происходит обращение к блоку 2 пам ти. По сигналу 33 с выхода элемента И 18, считанна с блока 2 пам ти информаци заноситс в регистр 3. Сигналом 34 с выхода элемента 19 И происходит занесение кода 111... в счетчик 5. Поэтому на выходе переполнени счетчика 5 сразу же по вл етс сигнал 34 переполнени . Код 111... заноситс в счетчик 5 только при выполнении коротких микрокоманд. При микрокомандах различной длительности занос тс соответствующие коды. Так как на входах элемента И 17 имеютс логические единицы: сигнал 36, сигнал 35 и сигнал 27, то происходит установка в единицу триггера 20 и новое обращение к блоку 2 пам ти за очередной микрокомандой. Но это обращение уже не вызвано внешним пуском с входа 25, а задаетс соответствующим разр дом микрокоманды . Код с входа 23 команды может задать область адресов АО-Ал. с числом чеек 2. Микропрограмма какого-либо режима должна располагатьс в области пам ти с адресами большими, чем АО-АЛ.. Поэтому первой должна исполн тьс микрокоманда безусловного перехода. Это определ етс соответствующим разр дом микрокоманды на первом выходе признака режима регистра 3 микрокоманд. При «1 код с мультиплексора 6 по сигналу с выхода элемента И 16 через элемент ИЛИ 11 заноситс в счетчик 1 и определ ет адрес перехода . Дешифраторы 4 при выполнении микрокоманды безусловного перехода заблокированы . В чейках АО-А„ хран тс микрокоманды безусловного перехода. Разр д на п том выходе признака режима регистра 3 микрокоманд управл ет прибавлением единицы в счетчик 1. Прибавление единицы происходит только при наличии сигнала 35 переполнени со счетчика 5 и сигнала 29. При совпадении этих условий на выходе элемента И 14 вырабатываетс сигнал 37 «+1 в счетчик 1 микрокоманд. Сигналы с выходов дешифраторов 4 поступают на выход 21 устройства дл управлени соответствуюш,ими узлами ЦВМ. Микрокоманды условного перехода выполн ютс следуюшим образом. При «1 в разр де на третьем выходе признака режима регистра 3 и входе 24 условий происходит занесение адреса перехода в счетчик 1, так как на выходе элемента И 15 вырабатываетс сигнал «1, который через элемент ИЛИ 11 поступает на вход записи счетчика 1. В противном случае выборка микрокоманд происходит в естественном пор дке. Разр ды микрокоманды с п того выхода признака режима, регистра 3 поступают на управл юш,ие входы мультиплексоров 9, подключа к их выходам соответствуюш,ие входы, на которые поданы синхросигналы с распределител 8. Выходы мультиплексоров 9 вл ютс выходами 22 устройства. Выходы некоторых мультиплексоров 9 соединены со стробируюшими входами соответствуюш.их дешифраторов 4. Такое построение устройства расшир ет его функциональные возможности, так как в пределах одного такта можно осуществить несколько разделенных во времени микроопераций .When short microcommands are executed, a single pulse generator 10 generates a pulse pulse 31 through one of the pulse distributor signals 27-30. This pulse through the element OR 11 enters the command code through multiplexer 6 into counter 1. The code stored in this way into counter 1 is initial firmware address. In the initial state, the output of the multiplexer 6 is the command code. At the same time, a single pulse from the output of the generator 10 through the element OR 12 establishes a trigger 20 in the unit. By signal 30, the trigger 20 is reset. The signal 32 at the output of the flip-flop 20 calls up the memory block 2. The signal 33 from the output of the element 18 and the information read from the memory block 2 is entered into the register 3. The signal 34 from the output of the element 19 and the code 111 ... occurs in the counter 5. Therefore, the output of the overflow of the counter 5 immediately appears overflow signal 34. Code 111 ... is entered into counter 5 only when performing short microcommands. With microcommands of different duration, the corresponding codes are entered. Since at the inputs of the element 17 there are logical units: signal 36, signal 35 and signal 27, the installation of the trigger unit 20 and the new access to memory block 2 for the next microinstruction take place. But this call is no longer caused by an external start from input 25, but is set by the corresponding micro-command discharge. The code from command input 23 can specify the address area AO-Al. with the number of cells 2. The microprogram of any mode must be located in the memory area with addresses greater than AO-AL. Therefore, the unconditional branch micro-command must be executed first. This is determined by the corresponding microinstruction bit on the first output of the register mode 3 microcommand feature. When "1, the code from multiplexer 6, by the signal from the output of the element AND 16, through the element OR 11 is entered into the counter 1 and determines the address of the transition. Decoders 4 when executing an unconditional branch microcommand are blocked. The AO-A cells contain unconditional jump micro-instructions. The discharge at the fifth output of the register mode characteristic 3 microcommands controls the addition of the unit to the counter 1. The unit is added only if there is an overflow signal 35 from counter 5 and the signal 29. If these conditions coincide, the output of the And 14 element produces a signal 37 "+1 in the counter 1 microinstructions. The signals from the outputs of the decoders 4 are fed to the output 21 of the device to control the corresponding digital computers nodes. The conditional branch microcommands are executed as follows. When "1 in the discharge at the third output of the register mode feature 3 and the condition input 24, the transition address is entered into the counter 1, since the output of the AND 15 element produces the signal" 1, which through the OR 11 element enters the input of the counter 1 record. Otherwise, the selection of microinstructions occurs in the natural order. The bits of the microcommands from the fifth output of the mode feature, register 3, go to the control inputs of the multiplexers 9, connected to their outputs the corresponding inputs to which the clock signals from the distributor 8 are fed. The outputs of the multiplexers 9 are the outputs 22 of the device. The outputs of some multiplexers 9 are connected to the gate inputs of the corresponding decoders 4. Such a construction of the device expands its functionality, since within one clock cycle several time-separated micro-operations can be performed.

Выполнение длинных микрокоманд происходит следующим образом.The execution of long microinstructions is as follows.

Аналогично описанному выше происходит установка в единицу триггера 20 - сигнал 40, занесение информации с блока 2 пам ти в регистр 3 по сигналу 41 и занесение кода длительности микрокоманды в счетчик 5 по сигналу 42. На выходах последнего дешифратора 4 и управл ющих входах мультиплексоров 9 задаютс такие коды, при которых на одном из выходов дешифратораIn the same way as described above, the unit 20 is triggered — the signal 40, the entry of information from memory block 2 into register 3 by signal 41, and the entry code of the microcommand into counter 5 by signal 42. At the outputs of the last decoder 4 and the control inputs of multiplexers 9 are set codes such that one of the decoder outputs

4,соединенном с входом «+1 счетчика4 connected to the “+1 counter” input

5,вырабатываетс сигнал 43 «-f 1 в счетчик 5. Через определенное число тактов на выходе переполнени счетчика 5 по вл етс сигнал 44, происходит установка в единицу триггера 20 сигналом 45 с выхода элемента ИЛИ 12 и новое обращение за микрокомандой . Длительность микрокоманды - сигнал 46, в этом случае определ етс кодом , занесенным в счетчик 5.5, a signal 43 ' -f 1 is generated in counter 5. After a certain number of ticks, a signal 44 appears at the overflow output of counter 5, the trigger 20 is set to a signal 45 from the output of the OR element 12 and a new call is received for a microinstruction. The length of the microcommand is signal 46, in this case determined by the code entered into counter 5.

СРиг.ЗSrig.Z

фиг. 2FIG. 2

Claims

A MICROPROGRAM CONTROL DEVICE containing an address counter, a micro-memory block, a micro-register, a group of decoders, a counter, a clock pulse generator and a first AND element, the output of the address counter being connected to the address input of the micro-memory block, the output of which is connected to the information input of the micro-register, output multifunctional fields of which are connected to the information input of the counter and the information inputs of decoders, the outputs of which are the first group of device outputs wa, the output of the first element And is connected to the counting input of the address counter, characterized in that, in order to expand the functionality by implementing the generation of control signals within the clock and implementing conditional transitions, it additionally contains the second, third, fourth and fifth elements of And, the first, the second and third OR elements, a trigger, a pulse distributor, a single pulse generator, a group of multiplexers and an address multiplexer, the first group of information inputs of the address multiplexer connected to the output of the multi-function field of the micro-command register, the first output of the mode indicator of which is connected to the first inputs of the third AND element and the third OR element, the output of which is connected to the control input of the address multiplexer, the second information input of which is the input of the device command code, the second input of the third OR element is connected to the first input of the second AND element and the second output of the micro-command register mode indicator, the third output of the mode indicator of which is connected to the first input of the fourth element And, the second input of which is connected to the counter overflow output and the first input of the first AND element, the second input of which is connected to the first output of the pulse distributor, the first information inputs of the group multiplexers and the third input of the fourth AND element, the output of which is connected to the first input of the second OR element, the second the input of which is connected to the output of a single pulse generator and the first input of the first OR element, the output of which is connected to the input of the address counter calculation record, the information input of which is connected inen with the output of the address multiplexer, the second output of the pulse distributor is connected to the second inputs of the second and third elements AND and the second information inputs of the multiplexers of the group, the third information inputs of which are connected to the third output of the pulse distributor and the start input of the single pulse generator, the input of the initial setting of which is connected to the input the start of the device, the fourth output of the pulse distributor is connected to the input of the zero setting of the trigger and the fourth information inputs of the multiplex groups, the fifth information inputs of which are connected to the fifth output of the pulse distributor and the first inputs of the fifth and sixth elements AND, the rest (n — 5) of the outputs of the pulse distributor (where the possible number of microtacts within the clock cycle, n ^ 5) are connected to the rest (n — 5 ) the information inputs of the group multiplexers, the outputs of which are connected to the second group of device outputs, the gate inputs of the group t decoders (t is the maximum number of microtacted control signals generated>

on the first group of device outputs) are connected to the outputs of the corresponding m-multiplexers of the group, the control inputs of the group multiplexers are connected to the fourth output of the micro-register register mode attribute, the fifth output of the mode indicator of which is connected to the third input of the first AND element, the output of the second OR element is connected to the installation input in a trigger unit, the output of which is connected to the reading input of the micro-memory memory block and the second inputs of the fifth and sixth AND elements, the outputs of which are connected respectively to the recording recording input microstrand and counting input of the counter, the input of the recording of which is connected to one of the outputs of the corresponding group decoder, the output of the clock is connected to the input of the pulse distributor, the output of the second and third elements AND are connected respectively to the second and third inputs of the first OR element, the third input of the second And element is the input of the device conditions.