SU1172455A3 - Микропроцессорна система - Google Patents

Abstract

МИКРОПРОЦЕССОРНАЯ СИСТЕМА, содержаща  микропроцессор, запоминающее устройство и периферийное устройство , причем информационные входы-выходы запоминающего и периферийного устройств через информационную шину соединены с информационным входом-выходом микрокомпрессора, адресный выход которого соединен через адресную .шину с адресными входами запоминающего и перифериГжого устройств, отличающа с  тем, что, с целью упрощени , она содержит первый и второй формирователи сигналов Чтениезапись , к первым входам которых поключер; в1)Гход разр да адресного выхода микр(.1Т1ро1де(.:сора, управл ющие выходы считьтанием и записью периферийН (П I запоминающего устройств которого гт1.1Лк:1Юк:11Ы соответственно к BTopbw 1 тр(-|ч,и--1 входам первого и второго формирователей ст гналон Чтение-запись, управл ю1иие выходы считыванием и записью тапомиткчющего устройства микропроцессора подключены соответственно к четвер-л/ч-гхи п тому вxoдa i первого формировател  сигналов Чтение-запись, первый и второй ВЫХОДЬ которого ПОДКЛЮЧ1:(М соответственно к управл ющим вхолам считыванием п записью периферийН.::го устройства, первь й и второй выхгЛы второго формировател  сигналов Чтение-запись подключоны соответственно к управл юши входам считывание:-; и записью запоминающего устройства , первый формирователь ситналов Чтение-запись содержит два элемента И и два элемента iUD-l, причем первый вход первого формтфовате.л  сиг KasiEbj налов Чте;Ие-зап сь подключен к первым входам первого и второго элементов И, выходы которых подключены соответствечно к вторым входам первого и второго элементов ИЛИ, вторые входы которых н: вторые входы первого и второго элементов И подключены соответст1 енно к второму, третьему, четвертому и п тому входам первого формировател  сигналов Чте , первый и второй выходы ние-запись которого  вл ютс  выходами первого и второго элементов ИЛ1-} соответственно , второй формирователь сигналов Чтение-запись содержит элемент И-НЕ и два элемента И, первьш вход второго формировател  сигналов Чтение-запись через элемент И-НЕ подключен к первым входам первого и второго элементов И, к вторым входам которых подключены соответственно второй и третий входы второгс борми

Description

рователк сигнапов Чтение-запись, о первым и вторым выходами формивыходы которых  вл ютс  соответствен- ровател  сигналов Чтение-запись.

1172455

Изобретение относитс  к вычислительн; )й техмике и бьггь использовано при со дакрл вычислительных систег 5 раз 1ичного назначсни ;. Целью изоб:)етени   вл етс  упроще л; ИИ с к л те мы, .ЧГГ-длагаема  система дает возможHocTi- передачи данных межд,у микропро цессором и периферийными устройства мк к . прот жении зремени прогон в cooTE.-jTfTBHH с текущими запросами как обьикым путем. т.;;к и путем использовани  периферийных запоминающих устройств получа  благодар  этому оптимальное врем  npfirijHa и размеш,ени информапии в запоминающем устDOKC e , fli)oграммы5 вьпголНенпые дл  из :;v .Ti-ibo систем могу быть ncnojtb3o iaHt; лл  У1ре;гл.ггаемой системы, Кр, че тс)Г1- с;истема дОТускает адаптиг ;- Г )е программп.рование, что понижапт ,ribH; ie затраты. На I изображена Гхпок-схемс. предлагаемой г.-и ропропессорной сисTeMTii: на фиг. 2 - схема первого формир .:лзател  сигналон Чтение -запись tis. фиг, 3 схема нторото формироват-ел  с)на:ов Чтение-запись . (:истсма содержит микропроцессор запоми:на с;: ее устройство 2, периферий ycTpoitcTEo 3, иервг.й 4 и второй фор миро ватегти с иг налов Чте ние-запись , адресный вьгход Ь микропроцессора , информационный вход-выход 7 г- икропроцессора, управл ющий выход считыванием из запоминающего устройства микропроцессора, управл ющий вьгход 9 записью в лапоминающее устройство микропроцессора, управл ющий выход 10 считывани  из периферийного усЗройства микропроцессора, управл ющю вьгход 1 1 записью в периферийное устройство микропроцессора, управл ющие входы с-1 ттыванием 12 и записью 13 запоминаю1цего устройства и управл ющие входы считыванием 14 и записью 15 периферийного устройства . Первьй формирователь сигналов Чтение-запись содержит два И 16 и два элемента ИЛИ 17. Второй формирователь сигналов Чтение--згпись содержит элемент И-НЕ 18 и два элемента И 19, Предлагаема  система работает следу1с-1цим образом. Передача данных через информационный вход-выход 7 микропроцес;:орй системы осуществл етс  стандартным образом и содержание адресной информации на вьсходе 6 микропроцессора обычным образом определ ет идентт-фикаторы элементов в системе, T,f;. адреса, Различие между известными сис емами и предлагаемой микропроцесссфной системой заключено в ... истинное логическое состо ние выбра.нного цыхода разр да адресного выхода 6 микропроцессора 1 блокирует через первый вход второго формировател  5 по вление сигнало) па первом, втором его выходах и разблокирует че)ез первый вход первого формировател  4 по вление сигналов на первом и jBTopoM его выходах. Сигналы с че;твертого и п того входов первого формировател  4 по вл ютс  в любом случае независимо от логического состо ни  выбранного выхода 13 на первом и втором его выходах. Таким образом, микропроцессор управл ет периферийным устройством с тем, чтобы кроме БХОдных-выходньЕ-i команд действовали также команды обращени  к запоминающему устройству относ щиес  к адресам, дл  которых логическое состо ние избранного выхода -13  вл етс  истинным. Если же логическое состо ние выбранного выхода 13 микропроцессора  вл етс  ложным, сигналы на втором и третьем выходах второго формировател  5 по вл ютс  на его первом и втором выходах, в то же врем  тот же

311

выбранный, выход 13 блокирует через первый вход первого формировател  4 по вление сигналов на первом и втором его выходах. Таким образом, система пригодна дл  передачи данных между микропроцессором 1 и запоминающим устройством 2 и периферийным устройством 3.

Если предлагаема  микропроцессорна  система работает с программами, написанньп-ш дл  известных систем,

И. г

Ю П

724554

причем периферийный блок выполн ет свое первоначальное назначение, j то обмен информацией производитс  череэ аккумул торньй регистр микропроцессора,

Если однако периферийный блок исполь , зуетс  в качестве блока пам ти, тогда передача информации может производитьс  через любой регистр микро10 процессора, также и через аккумул торньй регистр в зависимости от программы .

Ж

2

J

I

Л

/ /4

/У

/J

-

(риг.1

Фиг,2

Claims (1)

1. МИКРОПРОЦЕССОРНАЯ СИСТЕМА, содержащая микропроцессор, запоминающее устройство и периферийное устройство, причем информационные входы-выходы запоминающего и периферийного устройств через информационную шину соединены с информационным входом-выходом микрокомпрессора, адресный выход которого соединен через адресную шину с адресными входами запоминающего и периферийного устройств, отличающаяся тем, что, с целью упрощения, она содержит первый и второй формирователи сигналов Чтениезапись, к первым входам которых поключен выход разряда адресного выхода микропроцессора, управляющие выходы считыванием и записью периферийного и запоминающего устройств которого полкиюлены соответственно к вторым и третьим входам первого и второго формирователей сигналов Чтение-запись, управляющие выходы считыванием и записью запоминающего устройства микропроцессора подклю чены соответственно к четвертому и пятому входам первот’о формирователя сигналов Чтение-запись, первый и второй выходы которого подключены соответственно к управляющим входам считыванием и записью периферийного устройства, первый и второй выходы второго формирователя сигналов Чтение-запись подключены соответ ственно к управляющим входам считы ванием и записью запоминающего уст ройства, первый формирователь сигналов Чтение-запись содержит два элемента И и два элемента ИЛИ, причем первый вход первого формирователя сигналов Чтение-запись подключен к первым входам первого и второго элементов И, выходы которых подключены соответственно к вторым входам первого и второго элементов ИЛИ, вторые входы которых и вторые входы первого и второго элементов И подключены соответственно к второму, третьему, четвертому и пятому входам первого формирователя сигналов Чтение-запись, перззый и второй выходы которого являются выходами первого и второго элементов ИЛИ соответствен но, второй формирователь сигналов Чтение-запись содержит элемент И-НЕ и два элемента И, причем первый вход второго формирователя сигналов Чтение-запись через элемент И-НЕ подключен к первым входам первого и второго элементов И, к вторым входам которых подключены соответственно второй и третий входы второго форми1172455 рователя сигналов Чтение-запись, выходы которых являются соответствен но первым и вторым выходами формирователя сигналов Чтение-запись.