SU1166309A1 - Преобразователь перемещени в код - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД, содержащий генератор, первый выход которого через первый делитель частоты подключен к входу фазорасщепител  и первым входам коммутатора и первого дешифратора, первый выход генератора подключен к второму входу первого дешифратора и первому входу второго делител  частоты, первый выход первого дешифратора подклю.чен к второму входу второго делител  частоты, выход которого подключен к второму входу коммутатора, выход фазорасцепител  подключен к входу фазовращател , первый выход которого подключен к входу первого формировател  уровн , формирователь импульт сов, выход которого подключен к первому входу блока синхронизации, к втором. входу которого подключен второй выход Генератора, выход блока синхронизации подключен к первому входу регистра, выход коммутатора подключен к второму входу регистра, отличающийс  тем, что, с целью повышени  быстродействи  преобразовател , в него введены 2(п -1) дополнительных делителей частоты, второй дешифратор, сумматор по модулю два и (п - 1) дополнительных формирователей уровн , фазовращатель выполнен с р-фазным выходом,( п- 1) выходов фазовращател  подключены к входам соответствукицих дополнительньк формирователей уровн , выходы которых подключены к входам дешифра (Л тора и входам сумматора по модулю два, выход которого подключен к вхос: ду формировател  иьшульсов, выход второго дешифратора подключен к третьему входу коммутатора, первый выход генератора подключен к первым входам дополнительных делителей часет тоты, выходы которых подключены соответственно к четвертым 2( п- 1) О5 входам коммутатора, вторые 2(п- 1) 00 выходов первого дешифратора подклюо о чены к вторым входам соответствующих дополнительных делителей частоты.

Description

Изобретение относитс  к автомати ке и вычислительной технике и может бь1ть использовано дл  преобразовани углового или линейного перемещени  в цифровой код. Известен преобразователь перемещени  в код, содержащий генератор, делитель частоты, вход которого под ключен к выходу генератора, фазорасщепитель , вход которого соединен с выходом делител  частоты, фазовращатель , вход которого подключен к выходу фазорасщепител , звено кинематической св зи вала фазовращате л  с перемещакицимс  механизмом, нуль-орган, вход которого соединен с выходом фазовращател , элемент задержки, вход которого подключен к выходу нуль-органа, два формирова тел  иьшульсов, первые входы которых соединены с выходом генератора, второй вход первого формировател  импульсов соединен с выходом нульоргана , а второй вход второго формировател  импульсов соединен с выходом элемента задержки, элемент И, первый вход которого подключен к выходу первого формировател - импульсов , а второй вход - к выходу второго формировател  импульсов, и блок элементов И, который может быть выполнен на базе регистра, информационный вход которого соединен с выходом делител  частоты, а вход синхронизации - с выходом элемента И, выход регистра соединен с кодойой шиной tl J Недостатком этого преобразовател  вл етс  пониженное быстродействие ограниченное частотой выходного сигнала фазовращател , с которой осуществл етс  обновление кода на выходе преобразовател . Наиболее близким к изобретению по технической сущности  вл етс  преобразователь перемещени  в код, содерхсащий генератор, первьй выход которого через первьй делитель частоты подключен к входу фазорасщепител  и первым входам коммутатора и первого дешифратора, первый выход генератора подключен к второму -вход первого дешифратора и первому вход второго делител  частоты, первый выход первого дешифратора подключе к второму входу второго делител  частоты, выход которого подключен торому входу коммутатора, выход азорасщепител  подключен к входу азовращател , первый выход которого одключен к входу первого формироваел  уровн , выход которого подклю- . ен к третьему входу коммутатора и ходу формировател  импульсов , выод которого подклю1чен к первому ходу блока синхронизации, ко втоому входу которого подключен второй ыход генератора, выход блока синронизации подключен к первому входу егистра, выход коммутатора подклю ен к второму входу peгиctpa 23. Недостатком известного преобразовател   вл етс  невысокое быстродействие . Цель изобретени  - повышение быстродействи  преобразовател . Поставленна  цель достигаетс  тем, что в преобразователь перемещени  в код, содержащий генератор, первый выход которого через первьй делитель частоты подк:лючен к входу фазорасщепител  и первым входам коммутатора и первого дешифратора, первьй выход генератюра подключен к второму входу первого дешифратора и первому входу второго дeлитeJiIЯ частоты,, первый выход первого дешифратора подключен к второму входу второго делител  частоты, выход которого подключен к второму.входу коммутатора, выход фазорасщепител  подключен к входу фазовращател , первьй выход которого подключен к входу первого формировател  уровн , формирователь импульсов, выход которого подключен к первому входу блока синхронизации, к второму входу которого подключен второй выход генератора, выход блока синхронизации подключен к первому входу регистра , выход коммутатора подключен к второму входу регистра, введены 2(п - 1) дополнительных делителейчастоты , второй дешифратор, сумматор по модулю два и ( п- 1) дополнительных формирователей уровн , а фазовращатель вьтолнен с л -фазным выходом, (п - J) выходов фазовращател  подключены к входам соответствующих дополйи: тельных формирователей уровн , выходы которых подключены к входам дешифратора и входам сумматора по модулю два, выход которого подключен к входу формировател  импульсов, выход второго дешифратора подключен к тре.тьему входу коммутатора, первьй

3

выход генератора подключен к первым входам дополнительных делителей частоты , выходы которых подключены со ответственно к четвертым 2(п - 1) входам коммутатора, вторые 2(п - 1) выходов первого дешифратора подключены к вторьвм входам соответствующих дополнительных делителей частоты.

На фиг. I представлена блок-схема преобразовател  перемещени  в код на фиг. 2 и 3 - примеры вьшолнени  фазовращател  с п-фазным выходом; на фиг. 4 - диаграмьш, по сн ющие работу преобразовател .

Преобразователь содержит генератор 1, первый делитель 2 частоты, фазорасщепитель 3, фазовращатель 4, фop в poвaтeль 5 уровн , регистр 6, кодовую шану 7, сумматор 8 по модулю два, формирователь 9 импульсов, блок 10 синхронизации, первый 11 и второй 12 дешифраторы, коммутатор 13, звено 14 кинематической св зи, механизм 15, перемещение которого преобразуетс  в код, второй делитель

16частоты, дополнительные делители

17частоты и дополнительные формирователи 18 уровн .

Преобразователь работает следующим образом.

Импульсы тактовой частоты постуnaioT с первого выхода генератора t на входы первого делител  2 частоты, второго делител  16 частоты, пёрвь вход первого дешифратора 11 и счетный вход 2(и - 1) дополнительнь1х делителей 17 частоты.

Первый делитель 2 частоты формирует сигналы (фиг. 4,а) кодовой развертки, которые подаютс  на вход фазорасщепител  3, второй вход первого дешифратора 11 и первый информационный вход коммутатора 13.

Из сигналов (фиг. 4, а) кодовой Р1азвертки первого делител  2 частоты фазорасщепитель 3 вырабатывает двухфазную или трехфазную систему питающих напр жений дл  фазовращател  4 типа вращающегос  трансформатора или сельсина с п-фазным выходом .

Первый дешифратор 11 формирует из кодовой комбинации, образуемой кодовой разверткой (фиг. 4,«) первого делител  2 частоты и тактовой частотой генератора 1, сигналы обнул-ени  делителей 17 частоты. Сигналы обнулени  вырабатываютс  первым дешифрато663094

ром 11 при кодовых значени х на его входах, соответствующих фазовым сдвигам пр мых сигналов на (п - 1) выходах фазовращател  4, а также проJ тивофазных им сигналов, по отношению к сигналу на его первом выходе. На диаграммах (фиг. 4S, в,г,д, е) показан вид сигналов обнулени , получаемых при использовании в преобfO разователе фазовращател  4 с трехфазным выходом. С первого выхода первого дешифратора 11 сигнал поступает на вход обнулени  второго делител  16 частоты, с второго выхода - на f5 вход обнулени  первого дополнительного делител  17 частоты и так далее, обеспечива  в них необходимое смеще .ние начала кодовых разверток (фиг. 4 ) Сигналы кодовых разверток (фиг. 4,о(,ж, ,, А ) делителей

20 2, 16 и 17 частоты подаютс  на соответст1вукщие информационные входы коммутатора 13. Управление передач ей сигналов кодовой развертки с у-го информационного входа на выход ком5 мутатора 13 осуществл етс  единичным сигналом, подаваемым с j-ro выхода второго дешифратора 12 на у-и вход управлени  коммутатора 13. Сигналы управлени  коммутатором 13 выраба0 тываютс  вторым дешифратором 12 из выходных сигналов формирователей 5 и 1В уровней.

На входы формирователей 5 и 18 уровней поступают с выходов фазовращател  4 сигналы (фиг. 4,м,н, в) синусоидальной формы, которые преобразуютс  в формировател х 5 и 18 уровней в сигналы (фиг. 4,n,fi, е) пр моугольной формы по переходам

0 синусоидальных сигналов через нулевой уровень.

Фазовый- сдвиг обоих фронтов сигналов (фиг. 4,л,р, с), образующихс  на выходах формирователей 5 и 18

5 уровней, относительно кодовых разверток (фиг.4|«|,«, },и , к л) соответствующих делителей частоты пропорционапен угловому перемещению вала фазовращател  4, а следовательно,

0 и перемещению механизма 15, св занного с валом фазовращател  4 через звено 14.

Из выходных сигналов (фиг. 4,п,р , с) формирователей 5 и 18 уровней второй дешифратор 12 вьфабатывает поочередно на каждом из своих выходов, единичные сигналы управлени  коммутатором 13, которые обеспечивают передачу на выход коммутатора 13 кодо вых значений отдельных участков кодовых разверток (фиг. 4,«,ж, J,M, к, / делителей 2, 16 и 17 частоты. Вид ко довой развертки, получаемой на выходе коммутатора 13 и информационйом входе регистра 6, показан на диаграмме I (фиг. 4). Частота этой кодовой развертки выше частоты напр жени  питани  фазовращател  4, равной частоте кодовой развертки (фиг.4, ( ) первого делител  2 частоты в 2 и раз - в число раз, равное количеству кодовыхразверток, участвующих в формировании кодовой развертки (фиг. 4, т) на информационном входе регистра 6. : Выходнйе сигналы (фиг. 4,п,р, с ; формирователей 5 и 18 уровней испол зуютс  также дл  получени  сигналов обеспечивающих запись кода в регистр 6, Дл  зтого.они подаютс  на входы сумматора 8 по модулю два, щего сигнал (фиг.4, ч), измен ющий свой уровень с единичного на нулево или обратно при каждом изменении уровн  сигнала на любом из его входов . Сигнал (фиг. 4, ) с вькода су матора 8 по модулю два, имеющий частоту в h раз более высокую по сравнению с частотой сигнала на одном из его входов, поступает на фор 1мирователь 9 импульсов по перепаду сигнала,частота которых вдвое вьпие частоты сигнала на его входе или в 2п раз больше частоты сигнала на любом из выходов фазовращател  4. Эти импульсы подаютс  на первый вход б ка 10 синхронизации,на второй вход 1 9 оторого поступают синхроимпульсы второго выхода генератора 1. На ыходе блока 10 синхронизации обрауютс  квантованные по фазе импульы (фиг. 4, Ф), представл ющие соой одиночные синхроимпульсы, проедшие с второго входа блока Ю инхронизации на его выход после исезновени  импульсов на первом входе блока 10 синхронизации. Импульсы (фиг. 4, ф),.поступающие с выхода блока 10 синхронизации на вход синхронизации регистра 6, обеспечивают перенос в него кода с его информационного входа. . Код (фиг. 4, 7(), зафиксированньй в регистре 6, подаетс  на кодовую шину 7. Частота кодовой развертки (фиг.4, т) на информационном входе регистра 6 . частота квантованных по фазе И1 ульсов (фиг. 4, f), поступающих на синхронизируемый вход регистра 6, в 2п раз превышает частоту выходных сигналов (фиг. 4,м, ((, в) Фазовращател  4, обеспечивают перенос в него кода с его информационного входа. Код (фиг. 4, х), зафиксированный в регистре 6, подаетс  на кодовую шину 7. Использование изобретени  позвол ет повысить точность преобразовани  перемещени  в код за счет сни-. жени  динамической ошибки преобразовател  практически в и раз, что сопровождаетс  повьштением качества и достоверности преобразовани .

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД, содержащий генератор, первый выход которого через первый делитель частоты подключен к входу фазорасщепителя и первым входам коммутатора и первого дешифратора, первый выход генератора подключен к второму входу первого дешифратора и первому входу второго делителя частоты, первый выход первого дешифратора подключен к второму входу второго делителя частоты, выход которого подключен к второму входу коммутатора, выход фазорасщепителя подключен к входу фазовращателя, первый выход которого подключен к входу первого формирователя уровня, формирователь импульч сов, выход которого подключен к первому входу блока синхронизации, к втором/ входу которого подключен второй выход генератора, выход блока синхронизации подключен к первому входу регистра, выход коммутатора подключен к второму входу регистра, отличающийся тем, что, с целью повышения быстродействия преобразователя, в него введены 2(n -1) · дополнительных делителей частоты, второй дешифратор, сумматор по модулю два и (п - 1) дополнительных формирователей уровня, фазовращатель выполнен с р-фазным выходом,( η- 1) выходов фазовращателя подключены к входам соответствующих дополнительных формирователей уровня, выходы которых подключены к входам дешифратора и входам сумматора по модулю два, выход которого подключен к входу формирователя импульсов, выход второго дешифратора подключен к третьему входу коммутатора, первый выход генератора подключен к первым входам дополнительных делителей частоты, выходы которых подключены соответственно к четвертым 2 ( г» — 1) входам коммутатора, вторые 2(п- 1) выходов первого дешифратора подключены к вторым входам соответствующих дополнительных делителей частоты.

   ИТТ¹ TFS