SU1149294A1 - Преобразователь перемещени в код - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД, содержащий генератор импульсов , первый выход которого через последовательно соединенные первый делитель частоты, фазорасщепитель и фазовращатель пoдкJЯoчeн к входу первого формировател  лмпульсов, блок синхронизации, выход которого подключен к входу синхронизации регистра, выход которого  вл етс  выходом преобразовател , отличающийс  тем, что, с целью повьйени  быстродействи  преобразовател , в него введены дешифратор, второй делитель частоты, коммутатор и второй формирователь импульсов, выход которого подключен к первому входу блока синхронизации, первый выход генератора импульсов подключен к первому входу дешифратора и первому входу второго, делител  частоты, выход которого подключен к первому входу коммутатора, выход дешифратора подключен к второму входу второго делител  частоты, выход первого делител  частоты подключен к вторым входам дешифратора и коммутатора, выход которого под (П ключен к информационному входу рес гистра, выход лервого формировател  импульсов подключен к третьему входу коммутатора и входу второго формировател  импульсов, второй выход генератора импульсов подключен к второму входу блока синхронизации. 4; CD ic со 4iik

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  преобразовани  углового шш линейного перемещени  в цифровой код. Целью изобретени   вл етс  повышение быстродействи  преобразовател  Hq фиг. 1 представлена блок-схема преобразовател ;: на фиг. 2 диаграммы , по сн ющие работу устройства . Преобразователь перемещени  в код содержит генератор 1 импуга&сов, первый делитель 2 частоты, вход ко ,торого подключен к первому выходу генератора 1 импульсов, фазорасщепитель 3, вход которого соединен,с рыходом первого делител  2 частоты, фазовращатель 4, вход которого подключен к выходу фазорас1цепител  3, первый формирователь 5 имнульсов, вход которого соединен с вккодда фазовращател  4, блок 6 синхронизации, регистр 7, вход синхрониза1у1и которо го подключен к выходу блока 6 си«хро низации, а выход подключен к кодовой шине 8, дешифратор 9, второй делитель 10 частоты, ксйлмутаторЦ, второй формирователь 12 ютульсов звено 13 кинематической св зи вала фазовращател  4 с механизмом 14, перемещение которого преобразуетс  в код. преобразователь работает следующим образом. Импульсы тактовой частоты поступают с выхода генератора 1 импульсов на вход первого делител  2 частоты , первьй вход дешифратора 9 и счетньй вход второго делител  10 час Первый делитель 2 частоты формирует сигналы (фиг. 2а) кодовой развертки , которые подаютс  на вход фазорасщепител  3, второй вход дешифгратора 9 и первый вход коммутатора 11 . Из сигналов (фиг.2а) кодовой развертки фазорасщепитель 3 вырабаты вает двухфазную шш трехфазную систему питающих напр жений дл  фазовращател  4 (типа вращающегос  транс форматора или сельсина). Дешифратор формирует из кодовой комбинации, образуемой кодовой развер/гкой (фиг.2а) первого делител  2 частоты и тактовой частотой генератора 1  мпульсов в момент равенства ее половине максимального значени , сигнал ( фиг. 26) сброса второго делител  П) частоты, который сдвигает кодовую развертку (фиг. 2в) во втором делителе 10 частоты на половину периода относительно кодовой развертки (фиг. 2а) первого делител  2 частоты. Сигналы кодовой развертки (фиг. 2в) поступают с выхода второго делител  10 частоты на второй вход коммутатора 11. С выхода фазовращател  4 снимаетс  сигнал (фиг. 2г) синусоидальной формы, фазовый сдвиг которого относительно опорного сигнала - одной из фаз фазовращател  4 пропорционален углов сену перемещению вала фазовращател  4, а следовательно , и перемещению механизма 14, св занного с валом фазовращател  4 через звено 13. Сигиал (фиг. 2г) с ВЫХОД фазовращател  4 подаетс  на вход формировател  5 ш пульсов, которьй преобразует входной сигнал синусоидальной формы в CHrHajoi (фиг. 2д) пр моугольной формы по переходам синусоидального сигнала через нулевой уровень. С выхода формировател  5 сигналы (фиг, 2д) пр моугольной формы приход т на третий вход коммутатора 11 и вход формировател  12 импульсов. При единичном уровне сигналов (фиг. 2д) на выход коммутатора 11 проход т сигнала (фиг. 2а), кодовой развертки первого делител  2 частоты, а при нулевом уровне - сигналы (фиг. 2в) Кодовой развертки второго делител  10 частоты. Эти сигналы (фиг.2е) подаютс  на информационный вход регистра 7. В формирователе 12 импульсов {фиг. 2д) импульсы Пр моугольной преобразуютс  в импульсы (фиг. 2ж), которые вырабатываютс  при каждом перепаде входного сигнала . Эти импульсы (фиг. 2ж) поступают на первьй вход блока 6 синхронизации , на второй вход которого приход т синхроимпульсы с второго выхода генератора 1. На выходе блока 6 синхронизации образуютс  квантованнь по фазе импульсы, задержанные относительно Импульсов (фиг. 2д) на врем , достаточное дл  смены кода на информационном входе регистра 7 к моменту прихода импульсов на его вход синхронизации. Код (фиг. 2з) , зафиксированньм в регистре 7,вьщаетс на кодовую шину 8.

Из диаграммы видно, что частота сигналов (фиг. 2е) кодовой развертки на информационном входе регистра 7 и частота квантованных по фазе импульсов, поступающих на синхронизируемый вход регистра 7, в два раза превипает частоту сигнала . (фиго 2г) на выходе фазовращател  4, что позвол ет вдвое повысить частоту смены кода на кодовой птне 8.

Ф«$. /

k

О

Х

V/

ХХ V/

ж

1 IL I

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В КОД, содержащий генератор импульсов, первый выход которого через последовательно соединенные первый делитель частоты, фазорасщепитель и фазовращатель подключен к входу первого формирователя импульсов, блок синхронизации, выход которого подключен к входу синхронизации регистра, выход которого является выходом преобразователя, отличающийся тем, что, с целью повьшения быстродействия преобразователя, в него введены дешифратор, второй делитель частоты, коммутатор и второй формирователь импульсов, выход которого подключен к первому входу блока синхронизации, первый выход генератора импульсов подключен к первому входу дешифратора и первому входу второго делителя частоты, выход которого подключен к первому входу коммутатора, выход дешифратора подключен к второму входу второго делителя частоты, выход первого делителя частоты подключен к вторым входам дешифратора и коммутатора, выход которого подключен к информационному входу регистра, выход лервого формирователя импульсов подключен к третьему входу коммутатора и входу второго формирователя импульсов, второй выход генератора импульсов подключен к второму входу блока синхронизации.

   >