SU526932A1 - Двухотчетный преобразователь углового перемещени в цифровой код - Google Patents

Description

1

Изобретение относитс  к области преобразовани  и кодировани  информации и предназначено дл  представлени  аналоговой величины в виде кода.

Известны двухотсчетные нреобразователи угловых перемещений в код, которые используют в каналах глубокого и точного отсчетов преобразование «фаза-временной интервал- код 1. Дл  таких преобразователей характерна плоха  стабильность электронной отсчетной части из-за на.чичи  избирательных цепей, нуль-органов.

Известны также преобразователи считывани , снимающие информацию обычно в виде циклического кода 2. Однако в них необходимо при1менение специальных датчиков и дополнительных логических устройств дл  преобразовани  циклического кода в арифметический .

Известны преобразователи, отличительной особенностью которых  вл етс  использование в канале точного отсчета электромеханической фазовой след щей системы. Код начала грубого отсчета может формироватьс  любым способом 3. Они характеризуютс  высокими требовани ми к электромеханическому узлу, большим весом и габаритами.

Наиболее близким по технической сущности к изобретению  вл етс  преобразователь угол - код, содержащий двухотсчетный синусно-косинусный вращающийс  трансформатор , выход грубого отсчета которого соединен с формирователем-ограничителем, кварцевый генератор соединен через делитель частоты с

блоком считывани  кОлТ,а грубого отсчета.

Такой преобразователь имеет малые разрешающую способность и точность (14-16 двоичных разр дов), плохую стабильность схемы при изменении температхры окружающей среды из-за наличи  избирательных цепей н нуль-органов.

Цель изобретени  - повыщение точности и разрешающей способности преобразовател . Это достигаетс  тем, что в предлагаемый

двухотсчетный преобразователь введены фазовый детектор, генератор импульсов, реверсивный счетчик и блок управлени  реверсивным счетчиком, блок согласовани  отсчетов, блок пам ти, блок ввода кода, синхронизатор , дополнительный делитель частоты, дешифраторы , сумматор, делитель напр жени  и блок формировани  синусоидальных сигналов . Выход точного отсчета синусно-косинусного вращающегос  трансформатора через последовательно соединенные фазовый детектор, генератор импульсов и блок управлени  реверсивным счетчиком соединен с входом реверсивного счетчика, один из выходов которого подключен к одному пз входов блока согласЪванп  отсчетов, к другому входу которого подключей через блок пам ти );ыход блока считывани  грубого отсчета. Выход фазо1;о1о детектора соединен с выходом блока управлени  реверсивным счетчиком, выход формировател -ограничител  через синхронизатор соединен с блоком считывани  кода грубого отсчета. Выход старших разр дов реверсивного счетчика через последовательно соединенные блок ввода кода, дополнительный делитель частоты и одни из дешифраторов подключен к одно.му из входов блока фор.мировани  синусоидальных сигналов , на другой вход которого через другой дешифратор подключен один из выходов делител  частоты. Другой выход делител  подключен к блоку ввода кода, выходы кварцевого генератора - к входам синхронизатора и дополнительного делител . Выход младших разр дов реверсивного счетчика соединен с одним из входов унравл емого делител  напр жени . Один из выходов блока формировани  синусоидальных сигналов через управл емый делитель напр жени  и сумматор соединеи с входом фазового детектора, другой выход блока формировани  синусоидальных сигналов соединен с одним из входов сумматора, а третнй выход - с входами грубого и точного отсчетов синусно-косннусного вран,а1ои1егос  трансформатора.

На фиг. 1 показана блок-схема двухотсчетиого преобразовател  углового перемешени  15 цифровой код; на фиг. 2 приведена диаграмма , по сн юща  принцип формировани  синусоидальных сигналов.

Двухотсчетный преобразователь углового перемещени  в цифровой код содержит двухотсчетный синуспо-косинусный вращающийс  трансформатор (СКВТ) 1, фазовый детектор 2, генератор 3 импульсов, блок 4 управлени  реверсивным счетчиком, реверсивный счетчик 5, содержащий соответетвенно младшие и старшие разр ды 6 и 7, блок 8 ввода кода, делители 9 и 10 частоты, кварцевый генератор 11, дешифраторы 12 н 13, блок 14 формировани  синусоидальных сигналов, хнрав.т емый делитель 15 напр жени , сумматор 16, формирователь-ограничитель 17, синхронизатор 18, блок 19 считывани  кода грубого отсчета, блок 20 пам ти н блок 21 согласовани  отсчетов .

Выход точного отсчета СКВТ 1 через последовательно соединенные фазовый детектор, генератор имнульсов и блок управлени  реверсивным счетчиком соединеи с входо.м реверсивного счетчика, выход которого подключен к одному из входов блока согласовани  отсчетов , к другому входу которого подключен через блок пам ти выход блока считывани  грубого отсчета. Выход фазового детек1ора соединен с входо.м блока управлени  реверсивным счетчиком, а формировател -ограничител  через синхронизатор соединен с блоком считывани  кода грубого отсчета.

Выход старших разр дов реверсивного счетчика через последовательно соединенные блок

кода, донолиител1)Иы1| делитель Macioты а одни из дешнфраюров нодк.лючсн к одио .му нз входов блока форм11ро1 а1111  сииусондальпых сигналов, на гои 11ход KOTopoio

через другой дешифратор подключен один из выходов делител . Другой выход делител  подключен к блоку ввода кода. Выход кварцевого генератора подключен к входам синхронизатора и донолнителыюго делител . Выход младших разр дов реверсивного счетчика еоединен с одним из входов унравл е.мого делител  напр жепи . Один из выходов блока фор.мировател  cинycoидaль iыx сигналов через управл емый делитель напр жени  и

сумматор соединен с входом фазового детектора, другой выход блока формировани  синусоидальных сигналов соединен с одним из входов су.мматора, а третий выход - с входами грубого и точного отсчетов синусокосинусного вращающегос  трансформатора.

Диаграмма на фиг. 2 но си ет принцип формировани  компенсирующего синусоидального сигнала. С последних триггеров дополнительного делител  9 инфор.маци  ностунает на дешифратор 12. Две иоследовательиости и.мнульсов с дешифратора 12 (а - дл  формировани  сиифазного сигнала, б---дл  формировани  квадратурного сигнала) постунают на блок формировани  синусоидальных сигиалов.

С нервого и второго выходов снимаютс  два сдвииутых на 90 напр жени , амнл Г1лда одного из них измен ете  в соответствии с кодом младших разр дов с реверсивного счетчика 5. Таким образо.м, фазовый сдвиг результирующего сигнала, спи.маемого с сумматора 16 и подаваемого па фазовый детектор 2, определ етс  геометрической суммой синфазного и частн квадратурного напр жений.

Предлагаемое устройсчво работает следующим образом.

В исходном состо нии реверсивный счетчик 5 и делители 9 и 10 наход тс  в исходном состо нии. Сигиал с точного отсчета (ЖВТ ностунает на фазовый детектор 2, на второй

вход которого иоступает компенснруюпхее нанр жение , в фор.мированни которого участвуют блокн 5, 8, 9, 10, 12, 14, 15, 16, образующие эталонный фазовращатель. Напр жение рассогласовани , пропорциональное фазе между

сигнальным нанр жение.м, снимаемым с точного отсчета СКВТ и комие 1сирующим - с эталоиного фазовран1,ате;1 , ностунает на генератор нмиульсов и блок упра1 лен11  реверсивиым счетчиком, которые в зависимости от

знака и амнлитуды 1аг р женн  рассогласовани  управл ют режимом работы реверсивного счетчика (су.ммнрование или вычитание, частота занолнеии ). Код старших разр дов реверсивного счетчика 5 через блок ввода кода

Claims (3)

1. записываетс  в донолннтел) делитель 9. Запись кода осуществл етс  один раз за период занолиени  делител  10. В результате периодического ввода кода в донолнительный делитель 9 кодовые комбинации в параллельпо работающих делителей частоты оказываютс  смещенными. Дешифраторы 12 и 13 и блок формировани  синусоидальных сигналов преобразует это смещение в фазовый сдвиг формируемых сигналов. Заполнение реверсивного счетчика 5 от генератора импульсов 3 осуществл етс  до тех пор, пока фаза комненсируюп1его напр жени , снимаемого с сумматора 16, не будет равна фазе сигнального напр жени , снимаемого с точного отсчета сквт. Информаци  с реверсивного счетчика поступает на блок согласовани  отсчетов, по которой происходит корректировка хода грубого отсчета. Код грубого отсчета формируетс  делителем 10 и поступает на блок согласовани  2 отсчетов через блок считывани  19 и блок пам ти 20. Команда на считывание кода формируетс  от сигнала фазовращател  грубого отсчета формирователем-ограничителем 17 и синхронизатором 18. Задача синхронизатора 18 состоит в том, чтобы исключить перенос кода в блок пам ти 20 в моменты переходного процесса в делитель 10. Дл  этого импульсы , получаемые от формировател -ограничител  17, синхронизируютс  с импульсами кварцевого генератора И. Число разр дов грубого отсчета определ етс  коэффициентом редукции двухотсчетного СКВТ. При исследовании макета преобразовател  использовались СКВТ с редукцией 16 и 32. при этом число разр дов грубого отсчета соответственно равн лось 4 и 5. Число разр дов точного отсчета определ етс  разрешающей способностью схемы, котора  при кусочно-линейной апприксимации формируемых синусоидальных сигналов по 16 участкам равна 15 разр дам. Разрешающа  способность всего преобразовател  составл ла 20 или 19 двоичных разр дов при редукции 32 и 16. Использование предлагаемого преобразовател  позвол ет повысить точность измерений УГЛОВЫХ перемещений, а следовательно и точность работы цифровых систем, в которых ИСПОЛЬЗУЮТСЯ такие преобразователи. В аппаратурном отпонтепии предлагаемый преобразователь много проще, чем известные. Формула изобретени  Двухотсчетный преобразователь углового перемещени  в цифровой код, содержацдий Двухотсчетный синусно-косинусный вращающийс  трансформатор, выход грубого отсчета которого соединен с формирователем-ограничителем , кварцевый генератор соединен через делитель частоты с блоком считывани  кода грубого отсчета, отличающийс  тем, что, с целью повыщепи  точности и разрешающей способности преобразовател , в него введены фазовый детектор.генератор импульсов.реверсивный счетчик и блок управлени  реверсивным счетчиком, блок согласовани  отсчетов, блок пам ти, блок ввода кода, синхронизатор, дополннтельный делитель частоты, дешифраторы , сумматор, делитель напр жени  и блок формировани  синусоидальных сигналов, причем выход точного отсчета синусно-косинусного вращающегос  трансформатора через последовательно соединенные фазовый детектор , генератор импульсов и блок управлени  реверсивным счетчиком соединен с входом реверсивного счетчика, один из выходов которого подключен к одному из входов блока согласовани  отсчетов, к другому входу которого по.аключеп через блок пам ти выход блока считывани  грубого отсчета, выход фазового детектора соединен с входом блока управлени  реверсивным счетчиком, выход формировател -ограничител  через синхронизатор соединен е блоком считывани  кода грубого отсчета , выход старших разр дов реверсивиого счетчика через последовательно соединенные блок ввода кода, дополнительный делител1 частоты и одип из дешифраторов подключен к одному из входов блока формировани  син соидальных сигналов, на другой вход которого через другой дешифратор подключен один из выходов делител  частоты, другой выход делител  подключен к блоку ввода кода, выходы кварцевого генератора подключены к входам сиихронпзатора и дополнительного делител , выход младших разр дов реверсивного счетчика соединен с одним из входов управл емого делител  напр жени , один из выходов блока формировани  сшусоидальных снгналов через управл емый делитель напр жени  и сумматор соединен с в.хсдом фазового детектора, другой выход блока формировани  синусоидальных сигналов соединен с одним пз входов сумматора, а третий  ыход - с входами гр бого и точного отсчетов сннусно-косинусного вращающегос  трансформатопа . Источники информации, поин тые во впимание при экспертизе: . Преснухтш Л. Н. и др. Муаровые растровые датчики положени  и их примепение. .., «Машиностроение. 1969, с. 155-159, рис. 3, 9.
2. 2. М сников В. А. и до. «Дискретна  часть двухотсчетного преобразовател  угол-кодвысокой точности. -В сб. «Элементы цифровых систем управлени  Л., «Наука. 1971. с. 202- 204 .
3. 3. Максимов В. П. н др. «Исследование принципов построени  отсчетной части параметрического многополюсного фазовращател  в сб. «Элементы цифровых систем управлени  Д.. «Наука. 1971, с, 153-160

   Т„.., LTLnLTLn R П П П П ,

   )

   )

   риг.2