SU1160616A1 - Трехканальное мажоритарно-резервированное устройство - Google Patents

Трехканальное мажоритарно-резервированное устройство Download PDF

Info

Publication number
SU1160616A1
SU1160616A1 SU833576553A SU3576553A SU1160616A1 SU 1160616 A1 SU1160616 A1 SU 1160616A1 SU 833576553 A SU833576553 A SU 833576553A SU 3576553 A SU3576553 A SU 3576553A SU 1160616 A1 SU1160616 A1 SU 1160616A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
channel
elements
output
inputs
Prior art date
Application number
SU833576553A
Other languages
English (en)
Inventor
Иосиф Исаакович Лившиц
Галина Алексеевна Швырова
Original Assignee
Предприятие П/Я А-7438
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7438 filed Critical Предприятие П/Я А-7438
Priority to SU833576553A priority Critical patent/SU1160616A1/ru
Application granted granted Critical
Publication of SU1160616A1 publication Critical patent/SU1160616A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

ТРЕХКАНАПЬНОЕ МАЖОРИТАРНОРЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее по числу каналов резервируемые блоки, информационные выходы которых подключены к первь у входам соответствующих первых элементов И-НЬ, выходы которых подключены к первым входам вторьЕх элементов И-НЕ, выходы которых соединены с соответствующими входами мажоритарньсх элементов, выходы которых  вл ютс  информаш онными выходами устройства , и первые триггеры, отличающеес  тем, что, с целью повышени  надежности , в него введены по числу каналов вторые триггеры, третьи и чет- . вертые элементы И-НЕ, элементы ИСКЛЮЧАЮЩЕЕ ШИ, элементы НЕ, первые четвертые элементы И, первые и вторые элементы ИЛИ и п тЫй элемент И, в каждом канале входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно к выходам вторых элементов И-НЕ данного и последующего каналов, а выход - к первому входу третьего элемента И-НЕ данного канала, выход ко- ., торого соединен со счетным входом счетчика данного канала установочные входы которого соединены с шиной Сброс, а выходы - через четвертый элемент И-НЕ с вторым входом третьего элемента И-НЕ и входом элемента НЕ данного канала и первым входом первого элемента И предыдущего канала, выход каждого из которых соединен с синхровходом первого триггера одноименного канала, R-вход триггера соединен с шиной Установка в О, S и Dвходы через резистор - с шиной питани , а инверсньш выход - с входом п того элемента И, выход которого .подключен к вторым входам первьгх элементов И, контрольные выходы резервируемых блоков соединены с первыми входами вторых элементов И, выходы которых соединены через первый элемент ИЛИ с контрольным выходом устройства, а I вторые входы с пр мыми выходами втосл рых триггеров предыдущего канала, инверсный выход каждого из которых соединен с вторым входом второго элемента данного канала и вторым входом первого элемента предьщутцего канала, синхровход - с выходом .третье го элемента И данного канала, R-вход с шиной Установка в О, а S и D-BXCbt ) ды - с одноименными входами первых триггеров, пр мой выход каждого из о сз: которых соединен с первым входом второго элемента ИЛИ данного канала и вторьтм входом второго элемента ИЛИ О5 последующего канала, а выход - с первым входом третьего элемента И данного канала, второй вход которого подключен к выходу четвертого элемента И, первьй вход которого соединен с третьим входом первого элемента И последующего канала и выходом элемента НЕ и четвертым входом первого элемента И данного канала, второй вход - с первым входом четвертого элемента И последук цего канала.

Description

Изобретение откоситс  к построе-; нию резервируемой аппаратуры цифровой вычислительной техники на потенциальных интегральных схемах, блоки которых обрабатывают информацию j сигналов в виде набора слов, полуслов или двойных слов, и пожет быть использовано дл  построени  высоконадежных цифровых устройств. Цель изобретени  - повьшение надеж- 0 ности устройства, в частности сохранение работоспособности при отказе двух каналов из трех.
На чертеже представлена схема устройства ,15
Устройство содержит резервируемые блоки 1-3 (с узлами алгоритмического контрол  и исправлени  кратковременных отказов типа сбоев),элементы И-НЕ 4-6, элементы И 7-10, эле- 20 менты И-НЕ 11-13, элементы ИСКПЮЧАЮЩЕЕ ИЛИ 14-16, элементы И-НЕ 17-19, элемент ИЛИ 20, элемент И 21, счетчики 22-24, элемент И 25, элементы И-НЕ 26-28, инверторы 29-31, эле- 25 мент ИЛИ 32, элементы И 33-37, триггеры 38-40, элемент КП1Л 41, элементы И 42-44, триггеры 45-47 и мажоритарные элементы 48-50. .
Устройство работает следующим об- JQ разом,
В момент включени  устройства по шине Установка в О приходит отрицательньп импульс, которьй устанавливает триггеры 38-40, 45-47 в исходное
35 состо ние. При этом на управл ющие входы элементов И-НЕ 4-6 и 11-13 поступает сигнал логической единицы5 разрешающий прохождение информации через эти элементы. По шине Сброс приходит пололсительный импульс, который обнул ет счетчики 22-24, при этом на вькодах элементов И-НЕ 26-28 по вл етс  сигнал логической единицы , который разрешает прохождение сигналов с элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 14-16 на счетчики 22-24.
Пусть в исходном состо нии блоки 1-3 исправны и существуют сигналы X., х, Xj. Затем в какой-то момент 50 в блоке 1 произойдет катастрофический отказ, в результате чего сигнал х превратитс  в тождественньй нуль, а сигналы Хл и Xj измен тс . Тогда на выходах элементов ИСКЛЙЙАЩЕЕ ИЛИ 55 14 и 16 начнут по вл тьс  сигналы логической единицы в моменты несовпа .дени  сигналов х и х с сигналом .
через элементы И-НЕ 17 и 19 до тех пор, гюка не заполн тс  с-четчики 22 и 24, что будет обнаружено элементами И-НЕ 26 и 28, на выходах которых по витс  сигнал логического нул , который поступит на управл ющие входы .элементов И-НЕ 17 и 19 и запретит дальнейшее прохождение сигналов на счетчики 22 и 24. Сигналы логического нул  с выходов элементов И-НЕ 26 и I28, проинвертированные инверторами 29 и 31, пройдут через логический элемент И 35 и опрокинут триггер 38, в результате чего на выходе элемента 44 образуетс  сигнал логического ну-) л , который запретит прохождение сигналов через элементы И 35-37. Триггеры 45-47 состо ние не измен ют, в результате чего элементы И-НЕ 4-6 и 11будут пропускать сигналы, которые мажоритарными элементами 48-50 будут восстановлены на выходе устройства. При приходе очередного сигнала по шине Сброс счетчики 26 и 28 будут очищены, а затем заполнены сигналами с элементов И-НЕ 17 и 19, однако на работу устройства это никакого вли ни  не окажет в результате запрета прохождени  сигналов через элементы И 35-37.
Пусть в некоторый момент времени после отказа первого блока произойдет катастрофический отказ в блоке 2, в результате чего сигнал х, превратитс  в тождественный нуль, а сигнал Xj не изменитс . При этом произойдет кратковременна  блокировка мажоритарных элементов 48-50, в результате чего на вькодах кратковременно зафиксируетс  сигнал тождественного нул  , При этом на выходе элемента ИС1ШЮЧАЮЩЕЕ ИЛИ 14 зафиксируетс  сигнал тождественного нул , а на выходах элементов ИСКПЮЧ УОЩЕЕ ИЛИ 15 и 16 будет формироватьс  сигнал логической единицы в момент несовпадени  сигнала X.J с сигналом тождественного нул . Если отказ произойдет в такой момент времени, что счетчики 23 и 24 не будут заполнены до момента прихода импульса по шине Сброс, то эти счетчики будут очищены и подготовлены к заполнению после этого импульса . Как только эти счетчики будут заполнены, прохождение сигналов через элементы И-НЕ 18 и 19 будет запрещено. При этом логические функции элементов 20,21,25,32-34, 41-43 3 выбраны таким образом, что произойдет опрокидывание триггера 46 так, что сигнал логического нул  поступит на управл ющие входы элементов И-НЕ 4 и 12, в результате чего в сигнале х подтвердитс  тождествеиньм нуль, а сиг-нал х изменитс  на тожд ственную единицу. При этом мажоритар ные элементы 48-50 деблокируютс  и начнут проп скать на выход третьего исправного блока. При приходе очередного импульса по шине Сброс счетчики 23 и 24 будут очищены, а затем заполнены, однако это не окаже вли ни  на работу предлагаемого устройства , поскольку триггеры 45-47 работают в режиме запоминани , а не счета. Если в блоке 2 произойдет от каз, привод щий к по влению в канал 2 сигнала разноименного с сигналом в канале 1, то кратковременной бло 16 , 4 кировки мажоритарных элементов не произойдет, а в остальном предлагаемое устройство будет работать аналогично . Если в какой-то момент времени в блоке 3 произойдет алгоритмический отказ, вы вл емый устройством алгоритмического контрол  и исправлени  кратковременных отказов так, что на выходе блока 3 по витс  сигнал Xjj отказа , то этот сигнал совместно с сигналом с пр мого выхода триггера 46 пройдет через элементы И9иИЛИ10и на выходе устройства Сигнал отказа по витс  сигнал общего отказа. Поскольку нумераци  блоков 1-3 и соответствующих им каналов прохождени  информации может быть выбрана произвольно, проведенные рассуждени  справедливы дл  различных сочетаний отказов в различных блоках и каналах.

Claims (1)

  1. ТРЕХКАНАЛЬНОЕ МАЖОРИТАРНОРЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее по числу каналов резервируемые блоки, информационные выходы которых подключены к первым входам соответствующих первых элементов И-НЕ, выходы которых подключены к первым входам вторых элементов И-НЕ, выходы которых соединены с соответствующими входами мажоритарных элементов, выходы которых являются информационными выходами устройства', и первые триггеры, отличающееся тем, что, с целью повышения надежности, в него введены по числу каналов вторые триггеры, третьи и чет- . вертые элементы И-НЕ, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы НЕ, первые четвертые элементы И, первые и вторые элементы ИЛИ и пятый элемент И, в каждом канале входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно к выходам вторых элементов И-НЕ данного и последующего каналов, а выход - к первому входу третьего элемента И-НЕ данного канала, выход ко- ·.. торого соединен со счетным входом счетчика данного канала^ установочные входы которого соединены с шиной Сброс, а выходы - через четвертый элемент И-НЕ с вторым входом третье го элемента И-НЕ и входом элемента НЕ данного канала и первым входом первого элемента И предыдущего канала, выход каждого из которых соединен с синхровходом первого триггера одноименного канала, R-вход триггера соединен с. шиной Установка в 0, Би Dвходы через резистор - с шиной питания, а инверсный выход - с входом пятого элемента И, выход которого .подключен к вторым входам первых элементов И, контрольные выходы резервируемых блоков соединены с первыми входами вторых элементов И, выходы которых соединены через первый элемент ИЛИ с контрольным выходом устройства, а 7 вторые входы с прямыми выходами вторых триггеров предыдущего канала, инверсный выход каждого из которых соединен с вторым входом второго элемента И-НЕ данного канала и вторым входом первого элемента И-НЕ предыдущего канала, синхровход - с выходом .третье· го элемента И данного канала, R-вход с шиной Установка в 0, а Би D-bxcды - с одноименными входами первых триггеров, прямой выход каждого из которых соединен с первым входом второго элемента ИЛИ данного канала и вторым входом второго элемента ИЛИ последующего канала, а выход - с первым входом третьего элемента И данного канала, второй вход которого подключен к выходу четвертого элемента . И, первый вход которого соединен с , третьим входом первого элемента И последующего канала и выходом эле- мента НЕ и четвертым входом первого элемента И данного канала, второй вход - с первым входом четвертого элемента И последующего канала.
SU833576553A 1983-04-08 1983-04-08 Трехканальное мажоритарно-резервированное устройство SU1160616A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833576553A SU1160616A1 (ru) 1983-04-08 1983-04-08 Трехканальное мажоритарно-резервированное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833576553A SU1160616A1 (ru) 1983-04-08 1983-04-08 Трехканальное мажоритарно-резервированное устройство

Publications (1)

Publication Number Publication Date
SU1160616A1 true SU1160616A1 (ru) 1985-06-07

Family

ID=21058130

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833576553A SU1160616A1 (ru) 1983-04-08 1983-04-08 Трехканальное мажоритарно-резервированное устройство

Country Status (1)

Country Link
SU (1) SU1160616A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 314206, кл. G 06 F 11/00, 1969. Авторское свидетельство СССР № 426532, кл. G 0 F 11/00, 1975. *

Similar Documents

Publication Publication Date Title
US3662277A (en) Clock oscillator arrangements
SU1160616A1 (ru) Трехканальное мажоритарно-резервированное устройство
SU1555857A1 (ru) Двоичный счетчик
US2884615A (en) Pulse coded signal separator
SU1727125A1 (ru) Устройство дл оперативной реконфигурации резервированной системы
SU1764202A1 (ru) Трехканальное мажоритарно-резервированное устройство
US3450897A (en) Stepping switch employing chain of logic gates having means for locking a gate in a given state
SU1091168A1 (ru) Устройство дл управлени переключением резервных блоков
RU1797121C (ru) Устройство дл реконфигурации резервируемых блоков
SU433453A1 (ru) РЕЗБРШРОВАННОЕ УСТРОЙСТВОВ П Т Бfb?;?^?; f;-'''::'^r'"':T.';;'s Чи^^Д -^'^i^iCr iijy
SU1101827A1 (ru) Резервированна система
SU1635186A1 (ru) Устройство дл управлени переключением резервных блоков
SU1221770A1 (ru) Трехканальное резервированное устройство
RU2174284C1 (ru) Резервированный счетчик
GB1289222A (ru)
SU1174929A1 (ru) Адаптивное резервированное устройство
SU608277A1 (ru) Резервированное устройство
SU1003403A1 (ru) Адаптивное резервированное устройство
SU1034208A1 (ru) Резервированное запоминающее устройство
SU739654A1 (ru) Парафазный сдвигающий регистр
RU1835547C (ru) Устройство дл подключени источника информации к общей магистрали ЭВМ
SU1529446A1 (ru) Счетчик-делитель
SU822391A1 (ru) Устройства дл управлени переключениемРЕзЕРВА
SU1173382A2 (ru) Устройство ввода поправок в хранитель времени
SU1660232A1 (ru) Резервированный генератор импульсов