ГС элемента ИЛИ соединен с выходом блока контрол своего канала, выход - с одним из входов дешифратора кода управлени каждого блока адаптации , выход четвертого элемента ИЛИ подключен к одному из входов 11749 29 шестого элемента ИЛИ в кажчом канале , выход шестого элемента ИЛИ соединен с входом разрешени дешифратора кода управлени , выходы которого подключены к управл ющим входам мажоритарного элемента своего канала.
Изобретение относитс к автомати ке и вычислительной технике и может быть использовано в устройствах, использующих схемные методы повышени надежности функционировани . Цель изобретени - повьшхение надежности устройства за счет восстановлени мажоритарной конфигурации при восстановлении работоспособности ранее отказавших каналов. На фиг.1 представлена структурна схема предлагаемого устройства; на фиг.2 - схема дешифратора кодов управлени ,- на фиг.За, S и & - графики веро тности безотказной работы известного и предлагаемого устройст прн наличии сбоев в момент времени i| или временных отказов в момент Х2 . , Устройство (фиг.1) содержит в кaж дом канапе резервируемый блок 1, блок 2 контрол , управл емый мажоритарный элемент 3, элемент 4 сравнени , выходную информационную магистраль 5 и блок 6 адаптации, таймер 7 СЧ1 тчик 8, элементы И 9 ,.. . , 9, триггеры 10( и lOj, элементы ИЛИ 11 ..., 11 и НЕ 12, дешифратор 13 кодов управлени , выход 14 отказа, управл ющие выходы 1 5 блока адаптации II управл ющие входы 152 мажоритарных элементов, инверторы 16 и 16 и элементы И-НЕ 17| ,... 17 5-. Управл емые мажоритарные элементы 3.(фиг.1) в зависимости от сигналов на входах 152 Управлени с выходов дешифраторов 13 осуществл ют функцию мажоритировани выходной информации блоков 1 или передачу на выходные магистрали 5 сигналов с выхода одного из блоков 1. При коде сигнала 1I1 на управл ющих входах 152 э-;емент 3 выполн ет функцию 2 из 3, при коде 100 на выходную магистраль 5 пропускаетс выходна информаци блока 1 первого канала, при коде 010 пропускаетс информаци второго канала, при коде 001 - информаци третьего канала. Дешифратор 13 управл ет работой мажоритарного элемента 3 своего канала по сигналу разрешени с выхода элемента ИЛИ 11, и сигналами контрол , поступающими с выходов элементов 11,, всех каналов. При отказе канала сигнал контрол с выхода элемента 11с поступает на входы всех дешифраторов 13 низким уровнем - логическим О. Если отказ отсутствует , то сигнал на выходе элемента ИЛИ 11 имеет высокий уровень логическую 1. С выхода элемента ИЛИ 11 в каждом канале на разрешающий вход дешифратора 13 кодов управлени . Гна первые входы элементов И+НЕ 172,..., 174 фиг.2) поступает логический О, в результате чего на выходе дешифратора 13 (на выходах элементов И-НЕ 17 ,.. . , 17., фиг.2) присутствует код 111, по которому элемент 3 (фиг.1) реализует функцию 2 из 3. Если с выхода элемента ИЛИ 11 поступает сигнал отказа (логическа 1), то на выходе дешифратора по вл етс код, который зависит от сигналов на входах дешифратора 13, поступающих с вывсех канаходов элементов лов, в соответствии с которыми элемент 3 пропускает информацию с входных магистралей на выходную 5: i 10 010 2-й ка1 1 . О О 01 3-й каЭлемент 4 производит сравнение информации, поступающей на его вход с информационной магистрали контролируемого канала, с информацией на выходе мажоритарного элемента 3 сво . го канала и выдает результат сравне ни на входы элемента НЕ 12 и элеме тов И 9, и 92 блока 6 своего канала и на. входы элементов ИЛИ 11 , и И 9 блоков 6 двух других каналов. Сигнал ошибки на выходе элемента 4 им , етвысокий уровень - логическую 1 при отсутствии ошибки на выходе эл мента 4 - низкий уровень (логический О). Таймер 7 отрабатывает врем , в течение которого осуществл етс на копление ошибок в счетчике 8. Сигнал ошибки формируетс элементом 4 в результате несравнени информации своего канала с мажоритированной-ин формацией и-поступает на первый вход элемента И 9 блока 6 своего канала, на второй вход которого с выхода синхроимпульса блока 1 посту пает стробирующий сигнал. Стробирую щий .сигнал вырабатываетс в каждом канале схемой управлени (не цоказана ) при .каждом подключении информации на внутренних магистрал х.Стробирование осуществл етс дл исключени , ложных отказов в результате внутренних задержек элементов При по влении сигнала отказа с выхода элемента 4 элемент 9 по стробирующему сигналу с выхода блока 1 вырабатывает импульс, поступающий на счетный в-ход .счетчика 8 и на вход запуска таймера 7. После отработки установленного времени таймер 7 вырабатывает импульс сброса, .поступающий .на входы установки в О триггера 102 и через элемент ИЛИ 112 счетчика 8. Сброс таймера в нулевое состо ние осуществл етс через элемент ИЛИ Пз сигналами , поступающими с выхода блока приведени в исходное состо ние, с выхода элемента И 9 и с второго выхода счетчика 8. Счетчик 8 накапливает сигналы ошибки, поступающие с выхода эле9 мента И 9. Сигналы на ныходах счетчиха 8 по вл ютс при отсчет. определенного количества импульсон. Количество импульсов, необходимых дл по влени сигнала на втором выходе, больше, чем количество импульсов, необходимых дл по влени сигнала на первом выходе. Если счетчик 8 отсчитывает количество импульсов (колнчество ошибок, выработанных элементом 4}, необходимых дл по влени сигнала на своем втором. выходе за врем , меньше установотенного в таймере 7, то импульс с этого в.ыхода установит триггер IOj в единичное состо ние и через элемент 1 1- приведет таймер 7 в исходное состо ние. Единичный сигнал на выходе 14 триггера 10 свидетельствует об отказе данного канала и вьщаетс на индикацию отказа через элемент ИЛИ 1.14 своего канала и через.элементы ИЛИ 1Ц блоков 6 адаптации остальных кана.пон на разрешающий вход дешифраторов 13 кодов управлени . Если сигнал ошибки продолжает поступать на счетный вход счетчика 8 и на вход запуска таймера 7, то сброс последнего в исходное состо ние будет происходить в момент по влени импульса на первом выходе -счетчика 8 через элементы И 94 и ИЛИ 11. Счетчик 8 и триггер 10 установ тс в нулевое состо ние таймером 7, если за врем , отрабатываемое таймером 7, счетчик 8 накопит меньшее число имиульсов , чем необходимо дл по влени сигнала на первом выходе счетчика 8. Таким образом, сброс сигнала отказа с выхода.14 триггера 10, свидетельствующего о восстановлении работоспособности канала, происходи в том случае, если число отк-азов, поступающих с .выхода элемента 4 за врем , отрабатываемое таймером 7, будет гораздо меньше числа отказов, при котором происходит переполнение счетчика 8 ошибок и фиксаци триггером lOj отказа канала. . Сброс счетчика 8 ошибок происходит и в том случае, если в момент по влени импульса строба с выхода элемента 4 одного из соседних канплов на элемент ИЛИ 11 поступает сигнал отказа, а на выходе элемента 4 своего канала отказ отсутствует .- Така комбинаци свидетельствует о том, что ошибки в каналах не возникают одновременно и допускаетс работа в режиме 2 из 3. Триггер 10, устанавливаетс в единичное состо ние (выдает сигнал отказа на дешифраторы 13 кодов управлени ) в момент прихода стробирут-чцего импульса при одновременно по влении отказов в трех каналах на входе элемента И92. Така ситуаци возникает, при совпадающих во времен от .азах в двух любых каналах. . В основу работы предлагаемого устройства (фит. 1) положен следующий при цип. Адаптивное резервируемое устройс Во (фиг.1) работает в мажоритарном ре жиме при единичных сбо х в информации , возникающих в разные моменты времени в блоках 1. Определение сбой в информации блока 1 или его отказ, .осуществл етс по интенсив.ности отказов с выхода элемента меж канального сравнени информации (по количеству отказов за определенное врем ). При превышении определенного .лисла отказов с выхода элемента сравнени канал считаетс отказавшим и устройство (фиг,1 переходит на работу от одного из исправных каналов, работоспособность кото рого определ етс блоком 2 внутрика нального контрол (например, контр.о лем информацией на четность). При восстановлении работоспособности ранее.отказавшего канала, что опред л етс по исчезновению браков с выхода элемента сравнени данного ка нала либо по уменьшению их интенсив ности ниже установленного уровн , происходит восстановление мажоритар ной конфигурации, -что повышает надежность устройства. Устройство работает следующим об разом. , После в.ключени питани в блоках вырабатываетс импульс установки в нулевое состо ние элементов с пам тью , по которому с вькодов блоков 1 подаетс сигнал, по которому счетчик 8, таймер 7 и триггеры 10у и 10 устанавливаютс в исходное (нулевое) состо ние. С выходов элементов ИЛИ 1Ц каждого блока 6 на дешифраторы 13 кодов управлени через элементы ИЛИ 11 поступает логи ческий О, по которому дешифраторы 13 вьщают на управл ющие входы м 5коритарных элементов 3 код 111, устанавливающий режим 2 из 3. 0тказы в каналах отсутствуют, поэтому выполн етс сравнение информации на элементах 4. на выходах блоков 2 контрол и элементов 4 устанавливаютс нулевые сигналы. В процессе длительного функционировани в контролируемых каналах возникают неисправности, которые привод т к по влению ошибок в информационной магистрали резервируемого блока 1. Перва неисправность, котора возникает, например, в первом канале , обнаруживаетс элементом 4-сравнени , вырабатывающим логическую 1 и блоком 2 контрол , выраб атыв ающим . Принцип обнаружени и фиксации ошибок следующий. При возникновении отказа в одном из каналов, например в первом, элемент 4 сравнени вырабатывает сигнал отказа, который поступает на элементы И 9 и 92 и НЕ 12 своего блока 6 адаптации и элементы ИЛИ П и И 9 других блоков 6. Стробирующий импульс разрешает прохождение сигнала отказа через элемент И 9 на счетный вход счетЧика 8 ошибок и вход запуска таймера 7. В блоках 6 адаптации соседних каналов счетчик 8 и таймер 7 не запускаютс , так как отсутствуют отказы на выходах элементов 4 этих каналов. Таймер 7 блока 6 первого канала запускаетс и начинает отрабатывать установленное врем . Счетчик 8 увеличивает .свое состо ние на единицу с приходом каждого импульса отказа. . Если количество отказов за вре- . м 1 , отрабатываемое таймером 7, меньше допустимого, например, при одиночных сбо х в контролируем.ом -канале , то за врем Г. сигнал на втором выходе счетчика 8 не по вл етс и таймер вырабатывает импульс, устан а влив акиций счетчик 8 в О и подтверждающий исходное состо ние lOj. Так как состо ни триггера 162 во всех блоках 6 адаптриггеров тации не изменились, то дешифраторы 13 кодов управлени вырабатывают код 111, при котором блока 1 выполн ет функцию 2 из 3. На сигналы внутриканального контрол с выходов блоков 2 дешифраторы 13 не реагируют , так как на их разрешающем входе присутствует О с выходов элементов ИЛИ 11. Если счетчик 8 накапливает количество ошибок, превышающее допустимое за врем работы таймера 7, то на втором выходе счетчика 8 по вл етс сигнал, устанавливающий триггер 10д в единичное состо ние, и через элемент ИЛИ 11 сбрасывает таймер 7 в нулевое состо ние. Единичный сигнал с выхода триггера 10 поступает на выход 14 индикации отказа канала, через элементы ИЛИ 11 и 11 своего канала и через элементы 1 Ц блоков 6 остальных каналов на разрешающие входы дешифраторов 1 и разрешает прохождение сигналов с выходов элементов ИЛИ 11 на дешифраторы 13 всех блоков 6 дл управле ни элементами 3. Так как в данном случае с выхода элемента ИЛИ 11 бл ка 6 первого канала и с выхода,блока 2 поступает сигнал отказа триггера 10, а на выходах элементов Ilj блоков 6 второго и третьего каналов отказы отсутствуют /как по внутриканальному контролю блоков 2, так и по междуканальному с выходов триггеров lOj) то на входы дешифрато- ров 13 подаетс код 100, по которому на их выходах формируетс код 010 и элементы 3 всех каналов пропускают на информационные магистрали 5 информацию с магистрали, блока 1 второго канала. Элементы 4 сравнени в этом случае сравнивают информацию на магистрал х своего канала с информацией на выходе блока 1 второго канала , что позвол ет продолжать контролировать отказавший канал по исправному . Таким образом, при полном отказе одного канала устройство фиг.1 переходит на работу от одного исправного канала, что повьш1ает надежность до величины Pfвepo тнoc ти безотказной работы одного канала а второй исправный канал переводитс в резерв. При возникновении одиночного сбо или временного отказа в канале, на который произошла перестройка (в данном случае - на второй канал), блок 2 внутриканального контрол вырабатывает сигнал отказа, который че рез эл.емент ИЛ1-1 11 блока 6 адаптации поступает на входы дешифраторов 1 всех каналов. Код на входах дешифраторов 13 - 110, по нему на управл ющие входы элементов 3 поступает код 001 и на выходные магистрали 5 всех каналов пропускаетс информаци блока 1 третьего канала. При исчезновении временного отказа во втором канале на вход дешифраторов 13 подаетс код 100 и элементы 3 снова пропускают на выход 5 информацию второго канала. Если отказ второго каната посто нный, то по сигналу внутриканального контрол блока 2 второго канала элементы 3 пропускают информацию третьего канала (первый канал продолжает оставатьс в состо нии отказа и на входе дешифраторов 13 присутствует код 100), элемент. 4 второго канала вырабатывает отказ по результату сравнени информации блока 1 второго канала с информацией на магистрали 5 исправного третьего канала, счетчик. 8 блока 6 второго канала накапливает отказы и устанавливает триггер 10 2 в единичное состо ние, на выходе элемента П устанавливаетс посто нно сигнал отказа второго канала и на выходе дешифраторов 13 присутствует код 00 , подключающий через элементы 3 на выходные магистрали 5 информацию блока 1 третьего канала. Аналогично могут быть осуществлены фиксаци отказов и перестройки конфигурации при любом другом пор дке возникновени отказов в каналах. Рассмотрим работу устройства (фиг.1) при возникновении типичных отказовых ситуаци х. Возникновение отказов в двух каналах , не совпадающих во времени. Элемент 4 первого канала вырабатывает сигналы отказов, которые накапливаютс счетчиком 8 блока 6. При возникновении отказа, например, в третьем канале его элемент 4 сравнени вырабатывает сигнал, который сосчитываетс счетчиком 8 блока 6 третьего канала и одновременно поступит через элемент ИЛИ 111 блока 6 первого канала на элемент И 9. Так как ошибки в первом и третьем каналах не перекрьшаютс во времени , то на выходе 14 первого канала в этот момент времени сигнал ошибки отсутствует (выдаетс логический О). По стробирующему сигналу на выходе элемента 9 блока 6 первого канала (так как на его входах . присутствуют единицы по вл етс vtMпульс который через элемент ИЛИ IIj сбрасывает счетчик 8 в О. Триггеры ICj не измен ют своего исходного состо ни и элемент 3 продолжает выполн ть функцию 2 из 3 . Таким образом,, отказы, вырабатываемые элементами сравнени 4 Двух каналов в разные моменты времени, сбрасывают накапливаемые счетчиками 8 противоположных каналов откавы , удержива тем самым работу элементов 3 в режиме мажоритара. Аналогичным образом поддерживает с мажоритарна конфигураци элемен тов при возникновении отказов в трех к налахв разные моменты времени. При возникновении отказов в двух каналах одновременно, например в первом и втором, элементы 4 сравнени всех каналов вырабатывают сигналы отказов, поступающие на эле-, менты И 92 всех блоков 6 адаптации Сигналы на выходе элементов 9 по стробирующим сигналам устанавливают триггеры 10, блоков 6 в единичное состо ние, логические 1 с выходов которых через свои элементы ИЛИ 114 -6 поступают на разре шающие входы дешифраторов 13 кодов управлени , по которым выходной сиг нал дешифраторов 13 вырабатываетс в зависимости от кода на выходах элементов 11. Так как элементы вну риканального контрол первого и вто рого каналов вырабатывают сигналы отказов,- то на входах, дешифраторов присутствует код ПО, по котррому . на управл ющих входах элементов 3 устанавливаетс код 001 и на выходные магистрали 5 пропускаетс -ин формаци блока 1 третьего канала. Отказ канала с последующим восста новлением работоспособности. При работе с одним отказавшим каналом, например первым, элемент 4 сравнивает информацию своего канала с информацией исправного (в Данном случае с информацией второго канала, котора пропускаетс элементами 3с выхода блока 1 второго канала на магист-. раль 5. В том случае, если отказ в первом канале устранитс , например процессор работает с отказавшей страницей ПЗУ или ОЗУ, а затем переходит на работу с исправной страницей, то элемент 4 сравнени первого кана ла не вырабатывает сигнал .ошибки. Так как таймер 7 блока 6 первого канала запущен предьщущим сигналом отказа с выхода элемента 4 и отрабатывает врем , а счетчик 8 не увеличивает своего состо ни , то на первом его выходе не по вл етс сигнал сброса таймера 7 и через установлен .ное врем последний вырабатывает сигнал , по которому триггер Ю устанавливаетс в нулевое состо ние и на разрешающих входах дешифраторов 13 кодов управлени .по вл етс логический О...На выходах дешифраторов 13 устанавливаетс Код 111, по кото.рому элементы 3 переход т на работу в мажоритарном режиме. Таким образом, предла1аемое устройство имеет повышенную надежность . за счет восстановлени мажор.итарной конфигурации при восстановлении работоспособности ранее отказавших каналов особенно .в услови х помех и сбоев информации.