SU1160275A1 - Многоканальное устройство для ввода информации - Google Patents

Многоканальное устройство для ввода информации Download PDF

Info

Publication number
SU1160275A1
SU1160275A1 SU843700945A SU3700945A SU1160275A1 SU 1160275 A1 SU1160275 A1 SU 1160275A1 SU 843700945 A SU843700945 A SU 843700945A SU 3700945 A SU3700945 A SU 3700945A SU 1160275 A1 SU1160275 A1 SU 1160275A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
group
outputs
Prior art date
Application number
SU843700945A
Other languages
English (en)
Inventor
Valentin L Baldin
Semen L Madorskij
Vladimir A Vergeles
Original Assignee
Vnii Nerudnykh Str Materialov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vnii Nerudnykh Str Materialov filed Critical Vnii Nerudnykh Str Materialov
Priority to SU843700945A priority Critical patent/SU1160275A1/ru
Application granted granted Critical
Publication of SU1160275A1 publication Critical patent/SU1160275A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

Изобретение относится к вычислительной технике и ‘может быть использовано в различных многоканальных измерительноинформационных системах для, подготовки и ввода в электронно-вычислительные машины экспериментальных данных при научных исследованиях.
Целью изобретения является расширение области применения устройства путем организации ввода данных от многоканальных источников информации с переменной синхронизацией информационных каналов.
На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 — временная диаграмма работы блока управления (для η =8); на фиг. 3 — пример построения узла синхронизации, входящего в блок подготовки данных (для случая, когда последовательные цифровые данные поступают на входы в виде двухчастотного кода); на фиг. 4 —, временная диаграмма, поясняющая работу узла синхронизации
2
(Т — длительность интервала кодирования двухчастотного кода).
Устройство содержит блок 1 согласования, блок 2 сравнения, коммутатор 3, блок 4 5 формирования машинного слова, блок 5 управления и блоки 6 подготовки данных.
Блок 5 управления содержит элемент И 7, генератор 8, элемент И 9 с одним инверсным и одним прямым входами, счетчик 10, эле10 мент И 11, дешифратор 12, элемент И 13 первой группы, триггеры 14 первой группы, элементы И 15 второй группы, триггеры 16 второй группы, элементы ИЛИ 17 и 18, формирователь 19 и элемент 20 задержки. Блок подготовки данных содержит узел 21 15 синхронизации, элемент ИЛИ 22, узел 23 памяти, первый регистр 24, узел 25 сравнения, первый счетчик 26, второй регистр 27, третий регистр 28, второй счетчик 29 и элемент И 30.
20 Узел 21 синхронизации содержит первый формирователь 31, первый и второй

Claims (3)

1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее блок согласования, блок сравнения и блок формирования машинного слова, блок управления, коммутатор, входы блока согласования являются входами устройства, выход блока согласования соединен с входом блока сравнения, выход кото» рого подключен к первому входу блока фор. мирования машинного слова, второй вход
которого соединен с выходом коммутатора, выход блока формирования машинного слова является выходом устройства, отличающееся тем, что, с целью расширения области применения устройства путем организации ввода данных от многоканальных источников информации с переменной синхронизацией информационных каналов, в него введены блоки подготовки данных по числу информационных каналов, входы которых соединены с соответствующими выходами блока согласования, выходы группы блоков подготовки данных соединены с соответствующими входами группы коммутатора, вход которого соединен с первым выходом блока управления, входы группы которого соединены с выходами блоков подготовки данных, второй выход блока согласования соединен с входом блока управления, второй выход которого соединен с третьим входом блока формирования машинного слова.
Фиг.1
ί 160388
1160388
2. Устройств^» поп. 1, отличающееся тем, что блок управления содержит первый, второй и третий элементы И, генератор импульсов, счетчик, дешифратор, первую и вторую группы элементов И, первую и вторую группы триггеров, первый и второй элементы ИЛИ, формирователь, элемент задержки^ выход которого соединен с вторыми входами триггеров второй группы, первыми входами элементов И первой группы и первым входом первого элемента И, выход которого является вторым выходом блока, выход генератора импульсов соединен с прямым входом второго элемента И, инвертирующий вход которого соединен с выходом второго элемента ИЛИ и вторым входом третьего элемента И, выход которого является первым выходом блока, выход второго элемента И соединен с входом счетчика, выходы которого соединены с первым входом элемента И и входом дешифратора, выходы которого соединены с вторыми входами элементов И второй и первой групп, выходы последних соединены с вторыми входами триггеров первой группы, вторые входы которых являются входами группы блока, выходы триггеров первой группы соединены с первыми входами элементов И второй группы, выходы которых соединены с первыми входами триггеров второй группы и входами первого элемента ИЛИ, выход которого соединен с входом формирователя, выходы
триггеров второй группы соединены с входами второго элемента ИЛИ, второй вход первого элемента И является входом блока.
3. Устройство по π. 1, отличающееся тем, что блок подготовки данных содержит узел синхронизации, элемент ИЛИ, узел памяти узел сравнения, первый, второй и третий регистры, первый и второй счетчики, элемент И, выход которого является выходом блока, вход узла синхронизации является входом блока, первый выход узла синхронизации соединен с первым входом второго регистра, второй вход которого соединен с вторым входом первого счетчика и вторым выходом узла синхронизации, третий выход которого соединен с первыми входами первого и второго счетчиков и первым входом элемента ИЛИ, выход которого соединен с входом узла памяти, выход которого соединен с входом первого регистра, выходы которого соединены с первыми входами узла сравнения, вторые входы которого соединены с выходами первого счетчика, третий вход которого соединен с выходом узла сравнения и вторыми входами элемента ИЛИ, элемента И, второго счетчика и третьего регистра, первый вход третьего регистра соединен с выходом, второго регистра, первый вход элемента И соединен с выходом первого регистра, выходы третьего регистра и второго счетчика являются выходами группы блока.
*
SU843700945A 1984-02-16 1984-02-16 Многоканальное устройство для ввода информации SU1160275A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843700945A SU1160275A1 (ru) 1984-02-16 1984-02-16 Многоканальное устройство для ввода информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843700945A SU1160275A1 (ru) 1984-02-16 1984-02-16 Многоканальное устройство для ввода информации

Publications (1)

Publication Number Publication Date
SU1160275A1 true SU1160275A1 (ru) 1985-06-07

Family

ID=21103627

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843700945A SU1160275A1 (ru) 1984-02-16 1984-02-16 Многоканальное устройство для ввода информации

Country Status (1)

Country Link
SU (1) SU1160275A1 (ru)

Similar Documents

Publication Publication Date Title
IT1031724B (it) Generatore di parita longitudinale per memorie di unita di governo centrale
SU1160275A1 (ru) Многоканальное устройство для ввода информации
SU938280A1 (ru) Устройство дл сравнени чисел
SU830377A1 (ru) Устройство дл определени кодаМАКСиМАльНОгО чиСлА
SU888130A1 (ru) Индексное устройство процессора быстрого преобразовани Фурье
SU741321A1 (ru) Посто нное запоминающее устройство
SU660268A1 (ru) Счетчик
SU593211A1 (ru) Цифровое вычислительное устройство
SU840902A1 (ru) Вычислительное устройство
SU1411777A1 (ru) Устройство дл выполнени быстрого преобразовани Фурье
SU801254A1 (ru) Делитель частоты с переменнымКОэффициЕНТОМ дЕлЕНи
SU565326A1 (ru) Посто нное запоминающее устройство
SU943731A1 (ru) Устройство дл анализа последовательных кодов
SU686027A1 (ru) Устройство дл определени экстремальных чисел
SU1487151A1 (ru) Устройство формирования временных интервалов
SU978196A1 (ru) Ассоциативное запоминающее устройство
SU744546A1 (ru) Преобразователь двоичного кода в двоично-дес тичный код
SU489232A1 (ru) Устройство дл селекции информационных каналов
SU736097A1 (ru) Устройство дл возведени в квадрат
SU1555856A1 (ru) Асинхронный реверсивный двоичный счетчик
SU1444820A1 (ru) Устройство дл обращени матриц и решени систем линейных уравнений
SU1541594A1 (ru) Арифметическое устройство с микропрограммным управлением
SU1591072A1 (ru) Регистр сдвига
SU656078A1 (ru) Устройство дл считывани информации с двухпозиционных датчиков
SU1596335A1 (ru) Устройство дл формировани контрольного кода по модулю два