SU1153320A1 - Устройство дл воспроизведени функций табличным методом - Google Patents

Устройство дл воспроизведени функций табличным методом Download PDF

Info

Publication number
SU1153320A1
SU1153320A1 SU833659026A SU3659026A SU1153320A1 SU 1153320 A1 SU1153320 A1 SU 1153320A1 SU 833659026 A SU833659026 A SU 833659026A SU 3659026 A SU3659026 A SU 3659026A SU 1153320 A1 SU1153320 A1 SU 1153320A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
adder
bits
Prior art date
Application number
SU833659026A
Other languages
English (en)
Inventor
Борис Михайлович Дворецкий
Константин Константинович Ещин
Анатолий Кузьмич Заволокин
Виталий Иванович Заровский
Ростислав Борисович Назьмов
Original Assignee
Предприятие П/Я А-1001
Военная Ордена Ленина,Ордена Октябрьской Революции И Ордена Суворова Академия Им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001, Военная Ордена Ленина,Ордена Октябрьской Революции И Ордена Суворова Академия Им.Ф.Э.Дзержинского filed Critical Предприятие П/Я А-1001
Priority to SU833659026A priority Critical patent/SU1153320A1/ru
Application granted granted Critical
Publication of SU1153320A1 publication Critical patent/SU1153320A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКВДЙ ТАБЛИЧНЫМ МЕТОДОМ, содержащее регистр входного слова, два дешифратора, два блока пам ти, регистр вь1ходного слова и первый сумматор, причем информационный вход устройства соединен с входом регистра входного слова, выход первого дешифратора соединен с адресным входом первого блока пам ти, выход которого соединен с информационным входом регистра выходного слова, выход которого подключен к первому входу первого сумматора, второй вход которого подключен к выходу второго блока пам ти, адресный вход которого соединен через второй дешифратор с выходом младших разр дов регистра входного слова, отличающеес  тем, что, с целью повьппени  точности, в него введены счетчик адреса, второй и третий сумматоры, третий блок пам ти, блок умножени , регистры старпмх и младших разр дов приращений и элемент НЕ, вход которого соединен с тактовым входом устройства, входом разрешени  записи счетчика адреса и тактовым входом регистра выходного слова, выход которого соединен с первым входом сумматора, выходы старших и младших разр дов которого соединены соответственно с информационными входами регистра старших и регистра мпадших разр дов приращений, тактовые входы которых соединены с выходом элемента НЕ, счетным входом счетчи (Л ка адреса и тактовым входом блока умножени , первый и второй информационные входы.которого соединены соответственно с выходом дополнительных разр дов регистра входного слова и выходом третьего сумматора, входы с первого по третий которого соединены с выходами соответственно ел регистра старших разр дов приращений, оэ регистра мпадших разр дов приращений со и третьего блока пам ти, вход котоN3 рого соединен с выходом второго дешифратора , второй вход которого соединен с выходом регистра старамх разр дов приращений, выходы первого блока пам ти и блока умножени  соединены с втор№4 входом второго сумматора и третьим входом первого сумматора.

Description

: Изобретение относитс  к области вычислительной техники и предназна чено дл  воспроизведени  в ЦВМ зна чений функций одной переменной, на пример sin X, Рп V , 1 УХ и др. Известно устройство дл  воспроизведени  .функций на основе посто  ного запоминающего устройства, в котором хран тс  таблицы значений функций дл  определенных значений аргумента. Такое устройство содерж регистр входного слова, дешифратор накопитель и регистр выходного сло В качестве входного слова использу етс  значение аргумента, а выходного - значение/функции от этого аргумента Cl3. Недостатком такого устройства  вл ютс  его ограниченные возможно ти, поскольку трудно построить нак питель боль1вой емкости. При ограни ченной емкости накопител  устройст обладает невысокой точностью воспро изведени  функции из-за необходимос увеличени  дискретности .аргумента. Наиболее близким по технической сущности к данному  вл етс  устройство воспроизведени  функции, содер жащее последовательно включенные регистр старших разр дов входного слова, первый дешифратор, первый на копитель, регистр выходного слова и сумматор, последовательно включенные регистр мпадших разр дов входного слова, второй дешифратор и второй накопитель, выходы которого подключены к другим входам сумматора , а также регистр средник разр дов входного слова, выходы которого подключены к другим входам первого дешифратора, а выходы регистра старших разр дов входного слова - к другим входам второго дешифратора 23. Такое устройство требует значительно меньшей емкости накопител  по сравнению с известными. Однако при ограниченном объеме накопител  точность воспроизведени  функций в таком устройстве в р де случаев оказьшаетс  недостаточной. Погрешность больше на тех участках, где втора  производна  велика. При огра ниченной емкости накопител  Е р де случаев на таких участках точность воспроизведени  функции может оказатьс  недостаточно высокой. 20 Цель изобретени  - повьшение точности . Цель достигаетс  путем введени  линейной интерпол ции по дополнительным младшим разр дам аргумента с использованием коэффициентов интерПОЛЯ1Д1И , выбираемых из таблиц и принимаемьпс посто нными на интервале величина которого выбираетс  обратно пропорциональной второй производной функции. Поставленна  цель достигаетс  тем, что в устройство дл  воспроизведени  функций табличным методом, содержащее регистр входного слова, два дешифратора, два блока пам ти, регистр выходного слова и первый сумматор, причем информационный вход устройства соединен с входом регистра входного слова, выход первого дешифратора соединен с адресным входом первого блока пам ти, выход которого соединен с информационным входом регистра выходного слова, выход которого подключен к первому входу первого сумматора, второй вход которого подключен к выходу второго блока пам ти, адресный вход которого соединен через второй дешифратор с выходом младщих разр дов регистра входного слова, дополнительно введены счетчик, адреса, второй и третий сумматоры, третий блок пам ти, блок умножени , peгиctpы старших и младших разр дов приращений и элемент НЕ, вход которого соединен с тактовым входом устройства, входом разрешени  записи счетчика адреса и тактовым входом регистра выходного слова, выход которого соединен с первым входом сумматора., выходы старших и младших разр дов которого соединены соответственно с информационнь 1и входами регистра старших и регистра младших разр дов приращений, тактовые входы которых соединены с выходом элемента НЕ, счетным входом счетчика адреса и тактовым входом блока умножени , первый и второй информационные входы которого соединены соответственно с выходом дополнительных разр дов регистра входного слова и выходом третьего сумматора, входы с первого по третий которого соединены с выходами соответственно регистра старших разр дов приращений, регистра младших разр дов приращений и третьего блока пам ти , вход которого соединен с выходом второго дешифратора, второй вход которого соединен с выходом регистра старших разр дов приращений, выходы первого блока пам ти и блока умножени  соединены с вторым входом второго сумматора и третьим входом первого сумматора. Введение в устройство счетчика адреса и второго сумматора позвол ет вычисл ть приращени  функции на шаге Й как разность соседних опорных значений )iV«n,). а введение регистра старших разр дов приращени  функции и подключение его выходов к другим входам второго дешифратора обеспечивает воспроизведение функции по формуле: W(.z(v,x,): где дЧ« - значение старших разр дов , приращени  лУ. Таким образом, шаг Не, на котором п правки 2 сохран ютс  неизменными, оп редел етс  скоростью изменени  стар- ших разр дов приращени  функции лЧ т.е. второй производной функции. Это приводит к уменьшению 4л на участках , где втора  производна  велика. Введение в устройство регистра дополнительных млйдших разр дов входного слова, третьего блока пам ти , третьего регистра выходного слова , третьего су№1атора и блока умножени , а также регистра младших разр дов приращени  функции и соответствующих св зей позвол ет воспроизводить функцию по формуле 4(x).Y(X,).Z(u4j,X,).JV(x)(AXj,X) где hf, - шаг изменени  мпадщих разр дов Xf, аргумента j Aon значение дополнительных младших разр дов аргумента (младише Х, , в пределах шага „ ); . f(лУ. I X ) - дополнительный коэффициент линейной интерпол ции между точками, определ емыми значени ми K.),H( VHrV)-f()i;;--f№ HJ-4 i ))WVMml Опорное значение N(Xn,) и поправа Z(dY. , Хр, ) вычисл ютс  по формуам/Н Т .i-H4..-f-bHvMJ-ik th flx T-Hc r l HWO-2 (х,.Н, (.vKtei b4 t)f() ( rflVHe-W l- C c rV Ji;;4 H rV2€fxi T )f{W4} «и -Н +Х 1-2 1Х-f-H-Н +Х } Д I I w w) { К 1 1 / ( Погрешность воспроизведени  функвди в этом случае складываетс  из погрешности линейной интерпол ции и погрешности из-за неизменности величин Z и на шаге Hj ) 2m+2n 4- J(X) . где Ч - максимальное значение функции Y(X). Эта погрешность может быть существенно меньше, чем в прототипе. На чертеже представлена блок-схема устройства. Устройство содержит регистр входного слова 1, группу старпшх разр дов 2, счетчик адреса 3, дешифратор 4, блок пам ти 5, регистр выходного слова 6, 7, младшие разр ды 8, депшфратор 9, блоки пам  ти to, 11 суьсматор 12, регистры старших 13 и младших tA приращений, сумматор 15, блок умножений 16, дополнительные разр ды 17 и элемент НЕ 18, тактовьй 19 и информационный 20 входы устройства. S Устройство дл  воспроизведени  функций работает следую1Щ1м образом. При поступлении аргумента по вхо ду 20 m тарших разр дов его записы вают в регистр старших разр дов входного слова 2, а h младших раз р дов - в регистр младших разр дов входного слова 8. Одновременно по входу 19 поступает синхронизирующий сигнал, обеспечивающий прием информации в счетчик адреса 3 и регистр выходного слова 6. Возбуждаетс  одна из выходных шин первого дешифратора 4, и соответствующее опорное значение Y(X) фиксируетс  в регист ре вькодного слова 6. Когда синхронизирующий сигнал исчезает, на выходе элемента НЕ Т8 по вл етс  сигнал . В результате в счетчике адреса 3 старшие адреса увеличиваютс  на единицу и из блока пам ти 5 считываетс  следующее опорное значение Х(Х +Н ), которое поступает во второй сумматор 12, где из него вычита етс  значение у (Х ) регистра 6 . Во втором сумматоре 12 получаетс  приращение функции 4Ув старших раз р дов которого фиксируютс  в р-егист ре старших разр дов приращени  функции 13 и вместе с п младшими разр дами аргумента из регистра младших разр дов входного слова 8 поступают на вход второго дёишфрато ра 9, возбужда  одну из его выходных шин. Из второго блока пам ти 10 считываетс  соответствующее значение поправки Z(jSYp , , которое в первом сумматоре 7 складываетс  с опорным значением функции из перво 06 го регистра выходного слова 6. Кроме того, полное значение приращени  функции Y, считьюаемое с р-егистров старших 13 и младших 14 разр дов приращени  функции, поступает в третий сумматор 15, где складываетс  с дополнительньм коэффициентом линейной интерпол ции , поступающим из третьего блока пам ти 11. Получанна  сумма в блоке умножени  16 умножаетс  (в соответствующем масштабе) на значение, поступающее из регистра дополнительных младших разр дов входного слова 17, где фиксируютс  К самым мпадших разр дов аргумента, результат умножени  в первом сумматоре 7 складываетс  с опорным значением Y ( Х„ ) и поправкой Z формиру  искомое значение функции. Рассмотрим воспроизведение функции (Х) 1/4 yf при 0,0625 Х 6. 1, При емкости каждого из трех блоков пам ти по 2 слов и при разр дности аргумента 23 разр да. При этом получаетс  т 10, С 6, п 4. В этом случае 12 самых т желых интервалов Hj , начина  с минимального значени  Х 0,0625, содержат только по одному интервалу И... , и у них погрешность из-за неизменности величин 2 и Y равна нулю. Тринадцатый интервал Н содержит два интервала Н„ и т.д. Методическа  погрешность составл ет 2 -10 , Така  высока  точность при сопоставимых объемах накопител  в прототипе недостижима.
1$ 20

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ ТАБЛИЧНЫМ МЕТОДОМ, содержащее регистр входного слова, два дешифратора, два блока памяти, регистр выходного слова и первый сумматор, причем информационный вход устройства соединен с входом регистра входного слова, выход первого дешифратора соединен с адресным входом первого блока памяти, выход которого соединен с информационным входом регистра выходного слова, выход которого подключен к первому входу первого сумматора, второй вход которого подключен к выходу второго блока памяти, адресный вход которого соединен через второй дешифратор с выходом младших разрядов регистра входного слова, отличающееся тем, что, с целью повышения точности, в него введены счетчик адреса, второй и третий сумматоры, третий блок памяти, блок умножения, регистры старших и младших разрядов приращений и элемент НЕ, вход которого соединен с тактовым входом устройства, входом разрешения записи счетчика адреса и тактовым входом регистра выходного слова, выход которого соединен с первым входом сумматора, выходы старших и младших разрядов которого соединены соответственно с информационными входами регистра старших и регистра младших разрядов приращений, тактовые входы которых соединены с выходом элемента НЕ, счетным входом счетчика адреса и тактовым входом блока умножения, первый и второй информационные входы.которого соединены соответственно с выходом дополнительных разрядов регистра входного слова и выходом третьего сумматора, входы с первого по третий которого соединены с выходами соответственно регистра старших разрядов приращений, регистра младших разрядов приращений и третьего блока памяти, вход которого соединен с выходом второго дешифратора, второй вход которого соединен с выходом регистра старимх разрядов приращений, выходы первого блока памяти и блока умножения соединены с вторым входом второго сумматора и третьим входом первого сумматора.
    omstr,,rns
SU833659026A 1983-11-05 1983-11-05 Устройство дл воспроизведени функций табличным методом SU1153320A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833659026A SU1153320A1 (ru) 1983-11-05 1983-11-05 Устройство дл воспроизведени функций табличным методом

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833659026A SU1153320A1 (ru) 1983-11-05 1983-11-05 Устройство дл воспроизведени функций табличным методом

Publications (1)

Publication Number Publication Date
SU1153320A1 true SU1153320A1 (ru) 1985-04-30

Family

ID=21087838

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833659026A SU1153320A1 (ru) 1983-11-05 1983-11-05 Устройство дл воспроизведени функций табличным методом

Country Status (1)

Country Link
SU (1) SU1153320A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2661540C1 (ru) * 2017-05-29 2018-07-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") Цифровой линейный интерполятор

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Крайзмер Л.П. Устройства хранени дискретной информации. М., Энерги , 1969, с. 246-260. 2. Балашов Е.П. К вопросу применени сокращенных таблиц функций дл построени высокопроизводительных однофазных процессоров. УС и М., 1975, № 3, с. 101, рис. 3 (прототип). *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2661540C1 (ru) * 2017-05-29 2018-07-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") Цифровой линейный интерполятор

Similar Documents

Publication Publication Date Title
US4715257A (en) Waveform generating device for electronic musical instruments
US6353910B1 (en) Method and apparatus for implementing error correction coding (ECC) in a dynamic random access memory utilizing vertical ECC storage
US5276827A (en) Data buffer for the duration of cyclically recurrent buffer periods
SU1153320A1 (ru) Устройство дл воспроизведени функций табличным методом
TW538372B (en) Zero digital sum value control device and method
US5502664A (en) Filter device including SRAM and EEPROM devices
US5781462A (en) Multiplier circuitry with improved storage and transfer of booth control coefficients
JPH0413735B2 (ru)
JPS61195015A (ja) 像信号のデイジタルフイルタリング回路装置
JPH07113904B2 (ja) メモリ・アクセス装置
SU1734102A1 (ru) Устройство дл воспроизведени функций
JP2827978B2 (ja) インターリーブ装置
JPH03156497A (ja) 電子楽器の関数発生装置
RU1837401C (ru) Устройство дл формировани остатка по произвольному модулю от числа
SU1575238A1 (ru) Буферное запоминающее устройство
SU1728862A1 (ru) Устройство дл делени
JPS5758280A (en) Method for making memory address
SU1587491A1 (ru) Устройство дл экстремальной фильтрации
RU1790782C (ru) Устройство дл воспроизведени корней
KR0127212Y1 (ko) 메모리 어드레스 디코딩회로
SU1363308A1 (ru) Буферное запоминающее устройство
SU1633396A1 (ru) Устройство дл делени дес тичных чисел
SU1605253A1 (ru) Вычислительный блок матричного устройства дл решени дифференциальных уравнений в частных производных
RU2007034C1 (ru) Устройство для формирования индексов элементов мультипликативных групп полей галуа gf (p)
SU1451694A2 (ru) Устройство дл цифровой двумерной свертки