SU1149779A1 - Устройство дл тестового контрол цифровых блоков - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ТЕСТОВОГО КОНТРОЛЯ ЦИФРОВЫК БЛОКОВ, содержащее блок ввода, блок пам ти тестов,блок сравнени , блок индикации, блок уп;равлени  и коммутатор, причем первый информационный выход блока ввода соединен с информационным входом блока пам ти тестов, выход задани  режима соединен с первым входом блока управлени , первый выход которого соединен с управл ющим входом блока ввода, перва  и втора  группы выходов блока пам ти тестов соединены соответственно с группой информационных входов коммутатора и первым информационным входом блока сравнени , второй информационный вход ко- торого соединен с выходом коммутатора , управл ющий вход которого соединён с вторым выходом блока управлени , управл ющий вход и выход несравнени  блока ср авнени  соединены соответственно с третьим выходом и вторым входом блока управлени , четвертый и п тый выходы которого соединены соответственно с управл ющими входами блока индикации и блока пам ти тестов, коммутатор соединен дву сторонней св зью с контролируемым блоком, отличаю щеес  тем, что, с целью расширени  класса контролируемых изделий, устройство содержит блок пам ти номеров тестовых Наборов, информационный и управл ющий входы которого соединень соответственно с вторым информационным выходом блока ввода и п тым выходом блока управлени , шестой выход и третий вход которого соединены соответственно с адресным входом и первым информационным выходом блока пам ти номеров тестовых наборов, второй информационный выход которого соединен с информационным входом блока индикации, выход номера тестового набора соединен с четвертым входом блока управлени , причем блок управлени  содержит дешифратор, три шифратора, четыре триггера, дев ть элементов задержки, семнадцать элементов ИЛИ, три элемента НЕ, дев тнадцать элементов И, два регистра, схему сравнени , кнопку Пуск, кнопку продолжение, при этом -в блоСО ке управлени  вход дешифратора  вл - етс  первым входом блока, первый выход дешифратора соединен с первым входом первого шифратора, второй выход дешифратора соединен с первым входом первого элемента, ИЛИ и через первый элемент задержки - с первым входом второго элемента ИЛИ, выходы второго и первого элементов ИЛИ соединены соответственно с вторым входом первого шифратора и первым входом второго шифратора, выходы которых  вл ютс  соответственно четвертым и п тым выходами блока третий выход дешифратора соединен с первы-

Description

ми входами третьего и четвертого, элементов ИЛИ, первого, второго и третьего элементов И, четвертый выход дешифратора соединен с первыми входами п того, шестого, седьмого и восьмого . элементов ИЛИ, первого триггера , вторыми входами третьего и четвертого элементов ИЛИ, п тый выход ешифратора соединен с третьим входом четвертого элемента ИЛИ, четвертьй вход которого, и второй вход п того элемента ИЛИ соединены с шестым выходом дешифратора, седьмой выход которого соединен с первым входом дев того элемента ИЛИ и входом второго элемента задержки, выход которого  вл етс  третьим выходом блока и через третий элемент задержки соединен с первыми входами.четвертого и п того элементов И, вторые входы которых соединены с выходом первого элемента НЕ, восьмой выход дешифратора соединен с первьми входами шестого и седьмого элементов И, -дев тый выход дешифратора соединен с первыми входами ВОСЬМОГО, дев того и дес того элементов И, дес тый выход дешифратора соединен с вторым входом первого триггера, с первым входом дес того элемента ИЛИ и вторым входом седьмого элемента ИЛИ, одиннадцатый выход дешифратора соединен с первым входом одиннадцатого элемента И, двенадцатый выход дешифратора  вл етс  вторым выходом блока, первый выход первого триггера соединен с первыми входами двенадцатого,тринадцатого и четырнадцатого элементов И, вторыми входами восьмого- и дев того элементов И, третьим входом п того элемента И, второй выход первого триггера соединен с первым входом п тнадцатого, третьим входом четвертого и вторым входом дес того элементов И, выход четвертого элемента И соединен с п тым входом четвертого элемента ИЛИ, выход п того элемента И соединен с вторым входом первого элемента ИЛИ, через четвертый элемент заде;ржки - с первым входом одиннадцатого элемента ИЛИ, и с первым входом второго триггера, второй вход которого соединение выходом шестого элемента ИЛИ, а первуй и второй выходы - соответственно с вторыми входами тринадцатого и четырнадцатого элементов И, третьи входы которых , вход первого элемента НЕ и

второй вход п тнадцатого элемента И объединены и  вл ютс  вторым входом блока, выход тринадцатого элемента И соединен с вторым входом одиннадцатого элемента ИЛИ, первый и второй входы третьего триггера соединены соотв-етственно с выходами двенадцатого элемента И и третьего элемента ИЛИ, первый выход третьего триггера соединен с третьим входом восьмого и вторыми входами второго и шестого элементов И, а второй выход третье.го триггера соединен с вторыми входами третьего, седьмого и одиннадцатого и третьим входом дев того элементов И, первый и второй входы четвертого триггера соединены соответственно с выходами шестнадцатого элемента И и .восьмого элемента ИЛИ, второй вход которого соединен с выходом первого элемента. И, второй вход которого соединен с выходом четвертого триггера и первым входом двенадцатого элемента ИЛИ, выход одиннадцатого элемента ИЛИ соединен с первым входом тринадцатого элемента ИЛИ, через п тый элемент задержки соединен с первыми входами семнадцатого и восемнадцатого элементов И, а через шестой элемент задержки - с первым входом четырнадцатого элемента ИЛИ, выход восьмого элемента И соединен с первым входом п тнадцатого элемента ИЛИ, вторьм входом четырнадцатого элемента ИЛИ и через седьмой элемент задержки - с первыми входами шестнадцатого и дев тнадцатого элементов И, выход одиннадцатого элемента И соединен с вторым входом тринадцатого элемента ИЛИ и через восьмой элемент, задержки - с вторым входом дес того элемента ИЛИ, выход семнадцатого элемента И соединен с вторыми входами второго и шестого элементов ИЛИ, выход второго элемента И соединен с шестым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом двенадцатого элемента ИЛИ и первым входом третьего шифратора, третий и четвертый входы седьмого элемента ИЛИ соединены соответственно с выходом третьего элемента И и кнопкой продолжение, соединенной также с первым входом шестнадцатого элемента ИЛИ и третьим входом двенадцатого элемента ИЛИ, выход седьмого элемента ИЛИ соединен с входом сброса счетчика адреса, счетный вход которого

соединен с выходом тринадцатого элемента ИЛИ, а вькод  вл етс  шестым выходом блока, первый, второй и третий входы семнадцатого элемента ИЛИ соединены соответственно с выходами п тнадцатого, восемнадцатого и дев тнадцатого элементов И, а выход соединен с вторыми входами двенадцатого элемента И и третьего шифратора, второй вход п тнадцатого элемента ИЛИ соединен с выходом шестого элемента И, а выход соединен с четвертым входом двенадцатого элемента ИЛИ и третьим входом третьего шифратора, вькод четырнадцатого элемента ИЛИ соединен с вторым входом втюрого шифратора , третий, четвертый и п тый входы дес того элемента ИЛИ соеди.нены соответственно с выходами седьмого , дев того и дес того элементов И, а выход соединен с п тым входом двенадцатого элемента ИЛИ и четвертым входом третьего шифратора, выход четырнадцатого эоземента И соединен с вторым входом шестнадцатого элемента ИЛИ и шестым входом двенадцатого элемента ИЛИ, седьмой вход двенадцатого Элемента ИЛИ объединен с третьим

входом шестнадцатого элемента ИЛИ и п тым входом третьего шифратора и подключен к кнопке Пуск, выход двенадцатого элемента ИЛИ соединен с шестым входом третьего шифратораj выход которого  вл етс  первым выходом блока, выход элемента ИПИ-НЕ соединен с вторыми входами семнадцатого и через второй элемент НЕ восемнадцатого элементов И, входы соединены с выходами первого регистра, вход которого  вл етс  третьим входо блока, выход схемы сравнени  соединен с вторым входом шестнадцатого элемента И и через третий элемент НЕ - с вторым входом дев тнадцатого элемента И, а первый и второй входы - соответственно с выходами первого и второго регистров, вход которого  вл етс  четвертым входом блока , третий и четвертый входы второго шифратора соединены соответственно с выходами дев того и шестнадцатого элементов ИЛИ, выход п того элемента ШШ с.оединен через дев тый элемент задержки с вторым входом дев того элемента ШШ,

1

Изобретение относитс  к области автоматики и вычислительной техники , а именно, к устройствам контрол  работоспособности и поиска дефектов цифровых узлов и блоков.

Целью изобретени   вл етс  расширение класса контролируемых изделий.

На фиг.1 приведена структурна  схема устройства; на фиг.2 - функциональна  схема блока управлени ; на фиг.З - вид тестов поиска дефектов дл  комбинационных схем и последовательнЬстных схем на перфоленте; на фиг.4 - пример теста поиска дефектов дл  последовательностной схемы;

На фиг.З,а показан вид теста поиска дефектов дл  первого режима диагностировани  (комбинационные схемы), где:

КГ - коммутационный тест; ККТО - метка конца КГ; НКЭД - номер класса эквивалентных дефектов; КНКЭД - метка конца НКЭД; ТН - тестовьтй набор; КТН - метка конца тестового набор а (ТН); ОТН - область тестового набора, (включает ТН и КТН) ; КИД - метка конца идентификатора; КПРМ - метка конца перемотки; ОИД - область идентификатора (включает НКЭД, КНКЭД, ТН, КТН, ОТН, КИД, КПРМ): КТПД - метка

конца теста поиска дефектов.

На фиг.3,6 показан вид теста поиска дефектов дл  второго режима диагностировани  (последовательностныесхемы ), где:

КГ - коммутационный тест; ККТ1 - метка конца КТ; НУ - начальна  установка; КНУ - метка конца НУ; НТН - номер тестового набора; КНТН - метка конца НТН; ОНТН - область НТН (включает

НТН и КНТН); КОНТН - метка конца ОНТН; ОНИД -область номеров идентификаторов (включает НТН, КНТН, QHTH КОНТН; ТН - тестовый набор; КТН - метка конца ТН; КПРМ - метка конца перемотки; СИИД - область информации идентификатора (включает ОНЦЦ, ТН, етн, КПРМ); КЛ - метка конца луча; ОЛ - область луча (включает НУ, КНУ ОИИД, КЛ); КТПД - метка конца теста поиска дефектов.

На фиг.4 показан пример теста поиска дефектов дл  использовани  последовательностной схемы (ПС). Тест состоит из 6 лучей. Лучи следуют в тесте в пор дке возра стани  номеров . Точки перечислени  лучей и вертикальных линий (фиг.4) имеют двойную нумерацию, например на луче 1 выделены две точки 1-4 и 1-8, в обозначени х которых 1 - номер луча, 4 и 8 - номера тестовых наборов.

Пример 1. Пусть на ТН 1-4 обнаруживаетс  только один КЭД, например , к,. В этом случае ОНИД содержит только один НТН - 1-4. Если на ТН 1-4 будет отсутствовать сигнал несравнени  НСРВ, -то значит в) ПС присутствует к,- Номер 1-4 будет занесен в блок 3 индикации и высвечен . По этому номеру обнарз живаетс  и устран етс  к 2. Пример 2. Пусть на ТН 1-8 обнаруживаютс  три КЭД, например, к,, к , к. Также каждому КЭД сопоставлен один или несколько ТН, на которых отсутствует сигнал НСРВ при наличии в ПС данного КЭД и которые позвол ют эти КЭД различить, например к (1-8), к -(1-8, 3-5, 4-7) ,к ,,j- «(1-8, 4-7). В этомслучае в ОШД дл  ТН 1-8 будут три НТН - 1-8, 3-5, 4-7. Если на ТН 1-8 отсутствует сигнал НСРВ, то значит в ПС присутствует один или несколько КЭД из множества (кд, к,, к.). Номер 1-8 записьшаетс  в блок 5 индикации . Вырабатываетс - сигнал ПРИ и осуществл етс  поиск нэ перфоленте следующего НТН, т.е. 3-5. При переходе с луча 1 на луч 2 и с луча 2 на луч 3 производитс  начальна  уст .ановка ПС в исходное (начальное) состо ние Пд. На ТН 3-5 также осуществл етс  анализ ответной реакции ПС. Если получен сигнал НСРВ, то номер 3-5 в блок 5 индикации не записываетс . Оп ть вырабагываетс  сигнал ПРИ и осуществл етс  поиск НТН 4-7 и анализ ТН 4-7. Если отсутствует сигнал НСРВ, то номер 4-7 записываетс  в блок 5 индикации. Происходит увеличение содержимого счетчика адреса в блоке 6 управлени . По этому адресу анализируетс  НТН, который будет равен О, так как все номера уже просмотрены. Поэтому вьфабатываетс  сигнал ИНДИК, который

высвечивает два номера 1-8 и 4-7. По ним определ ем и устран ем к. .

Устройство дл  тестового контрол  цифровых блоков представлено на фиг.1. Оно содержит блока ввода 1,

блок пам ти тестов 2, коммутатор 3, блок сравнени  4, блок индикации 5, блок управлени  6 и провер - . емый блок 7, и.блок пам ти номеров .тестовых наборов 8.

. Блок управлени  (фиг.2) содержит дешифратор 9, триггеры 10-13, элементы задержки 14-21, первую группу элементов ИЛИ 22-35, элемент ЙЛИ-НЕ 36, элементы НЕ 37-39, первую группу элементов И 40-56, регистры 57-58, схему сравнени  59, счетчик адреса 60, кнопку Продолжение 61, кнопку Пуск 62, шифраторы 63-65, вторую , группу элементов И 66-67, вторую

группу элементов ИЛИ 68-69, элемент задержки 70 и элемент ИЛИ 71.

Устройство работает следующим образом . По команде с блока управлени  6 из блока ввода 1 подаетс  коммутационньш тест, согласно которому блок управлени  6 производит требуемые коммутации внешних контактов диагностируемого- блока 7 к выходам блока пам ти тестов 2 и к входам блока

сравнени  4. Затем по команде с блока управлени  6 из блока ввода 1 записьшаетс  режим работы устройства (метки ККТО и ККТ1). Устройство может работать в двух режимах: первьй (hteTKa ККТО) - дп  поиска дефектов /;в дискретных .блоках без элемён-, тов пам ти (комбинационные с.хемы); второй (метка ККТ1) - дл  поиска дефектов в дискретных блоках с. элементами

пам ти (последовательностные схемы ) . Поэтому дальнейшую работу устройства рассмотрим в-двух режимах.

В первом режиме по команде с блока управлени  6 из блока ввода 1

в блок пам ти номеров тестовых наборов 8 записываетс  номер класса эквивалентных дефектов; Затем по команде с блока управлени  6 из блока ввода 1 в блок пам ти тестов 2 1 записываетс  первый тестовый набор первого идентификатора и ответна  реакци , соответствующа  реакции блока при наличии в нем дефекта данкого класса. Тестовый набор из блока пам ти тестов 2 через коммутатор 3 поступает на вход диагностируемого блока 7. Ответные реакции диагностируемого блока 7 через коммутатор 3 подаютс  на вход блока сравнени  4. Одновременно на другой вход блока сравнени  4 из блока пам ти тестов 2 поступают ожидаемые ответные реакции . В случае несовпадени  ожидаемых и полученных ответных реакций блок сравнени  4 формирует сигнал не сравнени i который поступает на блок управлени  6. По вление сигнала неСравнени  говорит о том, что в диагностируемом блоке 7 отсутствуют дефекты данного класса. В этом случае блок управлени  6 выдает команду на блок ввода 1 дл  перемотки ленты и перевода к проверке следующего идеитификатора , после чего описанные дей стви  повтор ютс . Б случае отсутстви  сигнала несравнени  с блока срав нени  4 через врем , равное такту диагностировани , блок управлени  6 выдает команду на ввод следующего тестового набора данного идентификатора . Если диагностируемый блок 7 бы проверен уже на всех тестовых наборах данного идентификатора, а сигнал несравнени  так и не по вилс , в этом случае в диагностируемом блоке 7 присутствует один из дефектов провер емого класса дефектов,блок управлени  6 при попытке считать еле дующий тестовой набор, определив конец идентификатора, вьщает команду на блок пам ти номеров тестовых наборов 8, который обеспечивает запись в блок индикации 5 номера класса дефектов из блока пам ти номеров тесто вых наборов 8. Через врем , необходи мое дл  записи номера класса дефектов в блок индикации 5, блок управлени  6 вьщает команду на индикацию номера класса дефектов на блок индикации 5. По номеру класса дефектов определ етс  и устран етс  дефект. Затем работа устройства повтор етс  до полного устранени  всех дефектов блока. Во втором режиме по команде с бло ка управлени  6 из блока ввода 1 в блок пам ти тестов 2 записываетс  9 начальна  установка, котора  через коммутатор 3 поступает на вход диагностируемого блока 7 и переводит ди- . агностируемый блок 7 в исходное состо ние . После этого по команде с блока управлени  6 из блока ввода 1 в блок пам ти номеров тестовых наборов 8 записываютс  номера тестовых наборов, которые после записи располагаютс  в блоке пам ти номеров тестовых наборов 8 следующим образом . При считывании с блока пам ти номеров тестовых наборов 8 первым выдаетс  номер тестового набора, соответствующий данному тестовому набору . За ним в пор дке возрастани  номеров следуют номера тех тестовых наборов, которые совместно с данным тестовым набором образуют идентификаторы . Затем по команде с блока управлени  6 из блока ввода 1 в блок пам ти тестов 2 записываетс  тестовый набор и ответна  реакци , соответствующа  реакции блока при наличии в нем дефекта из класса, обнаруживаемого на данном тестовом наборе. Тестовой .набор из блока пам ти тестов 2 через коммутатор 3 поступает на вход диагностируемого блока 7. Ответные реакции диагностируемого/ блока 7 через коммутатор 3 подаютс  на вход блока сравнени  4. Одновременно на другой вход блока сравнени  4 из блока пам ти тестов 2 поступают ожидаемые ответные реакции. В случае несовпадени  ожидаемых и полученных ответных реакций, блок сравнени  4 через врем , равное такту диагностировани , формирует сигнал несравнени , который поступает на блок управлени  6. Результат сравнени  может быть дво ким, поэтому рассмотрим оба случа : ( 1) - сигнал несравнени  получен. По вление сигнала несравнени  говорит о том, что в диагностируемом блоке 7 отсутствуют дефекты из классов дефектов, обнаруживаемых на данном тестовом наборе. В этом случае блок управлени  6 выдает команду на обнуление блока пам ти тестов 2 и блока пам ти номеров тестовых наборов 8. Так как с блока управлени  6 не поступила команда на считывание тестового набора, то номер тестового набора из блока пам ти номеров тестовых наборов 8 в блок индикации 5 не поступает. Затем по коман .. . де с блока управлени  6 из блока ввода 1 в блок пам ти номеров тесто вых наборов 8 записываютс  следующи номера тестовых наборов, после чего работа устройства повто р етс  на ел дующем тестовом наборе. (2) - сигнал несравнени  отсутст вует. В этом случае блок управлени  6выдает команду на блок пам ти номеров тестовых наборов 8 на запись одного номера тестового набора в блок индикации 5. Во врем  записи номера тестового набора происходит. изменение адреса в управлени  6, по которому из блока пам ти номеров тестовых наборов 8 считываетс  номер тестового набора в блок индик ции 5. При этом возможны два случа  ( А) - в блоке пам ти номеров тестовых наборов 8 по измененному адресу отсутствует номер тестовых наборов. Следовательно, на данном тестовом наборе обнаруживаетс  только один класс дефектов и дефект из .этого класса присутствует в диагностируемом блоке 7. Поэтому блок управлени  6 выдает команду на -индикацию номера тестового набора на блок индикации 5. По этому номеру определ етс  и устран етс  дефект. Затем работа устройства повтор етс  до полно го устранени  всех дефектов диагностируемого блока 7; (Б) - в блоке пам ти номеров тестовых наборов 8 измененному адресу есть номер тестового набора. Значит на данном тестовом наборе обнаруживаетс  несколько классов дефектов, дефект из этих классов присутствует в диагностическом блоке 7. Дл  выделени  действительно присутствующего класса дефектов из числа подозреваемых блок управлени  6 выдает команду перемотки ленты дл  поиска номера тестового набора, совпадающего с анализи-руемым номером тестового набора на выходе блока пам ти номеров тестовых наборов 8. Во врем  поиска номера тестового набора,после каждой метки КЛ осуществл ютс  действи  по началь ной установке диагностируемого блока 7в исходное состо ние. После того как номер тестового набора на перфоленте найден, по команде с блока управлени  6 из блока ввода I в блок пагм ти тестов 2 записьгоаетс  соответствующий этому номеру тестовый н бор и ответна  реакци , и работа ус 9 ройства повтор етс  на данном тестовом наборе. Работа блока 6 управлени  (фиг.2) заключаетс  в следующем. Процесс диагностировани  начинаетс  нажатием кнопки Пуск 62. В результате вырабатываютс  три сигнала: через элемент ИЛИ 35 сигнал ЧТ - разрешение на чтение информации блоком 1 ввода, через элемент PfflH 71 сигнал БП О обнулени  блока тестов 2 и блока пам ти номеров тестовых наборов 8, сигнал ЗПКТ - запись коммутацйонного теста (КТ), который разрешает передачу КТ с блока 1 ввода через блок 6 управлени  на коммутатор 3. КТ содержит информацию о входных и выходных контактах провер емого блока 7, согласно которой коммутатор 3 подключает входные контакты к выходам блока 2 пам ти тестов, а выходные контакты - к входам блока 4 сравнени . Дальнейшую работу блока 6 управлени  рассмотрим в двух режимах: комбинационные схемы и последо-; вательностные схемы. 1. Комбинационные схемы. При считывании метки ККТО, записанной в конце КТ, дешифратор 9 выдает соответствующий сигнал ККТО, который устанавливает в О, триггер режима 10, через элемент ИЛИ 25 обнул ет счетчик адреса 60 и формирует два сигнала: сигнал ЧТ через элементы ИЛИ 34 35 и сигнал ЗПНКЭД через элемент ИЛИ 34,которые разрешают считьшание и передачу номера класса эквивалентных дефектов (НКЭД)-с блока 1 ввода в блок 8 пам ти номеров тестовых наборов. По прочтении метки КНКЭД блока 1 ввода через.дешифратор 9 вьщает соответствующий сигналКНКЭД, который формирует два сигнала: ЧТ через элементы ИЛИ 24, 35 и сигнал ЗПТН ВП через элемент ИЛИ 24, которые разрешают считывание и передачу одного тестового набора (ТН) с блока 1 ввода в блок 2 пам ти тестов. По прочтении метки КТН блок 1 ввода через дешифратор 9 выдает соответствующий сигнал КТН, который разрешает подачу тестового набора на провер емый блок 7 через элемент ИЛИ 69 и дешифратор 65 (сигнал КОНТ1), и по истечении времени, равного установлению на выходе провер емого блока 7 ответной реакции, через элемент задержки 14 выдает сигнал КОНТ2 в блок 4 сравнени . Последний сигнал во-первых, разрешает сравнение ожидаемых реакций, записанных в блоке 2 пам ти тестов,и ответных реакций с провер емого блока 7, и, во-вторых , через элемент задержки 15 подготавливает путь прохождени  сигнала несравнени  НСРВ через элемент И 41. Элемент задержки 15, рассчитанный на врем  сравнени  реакций, предназначен дл  устранени  ложных срабатываний элемента И 41. Результат сравнени  может быть дво ким, поэтому рассмотрим оба случа : ( 1.А) - при совпадении ответных реакций С ожидаемыми сигнал НСРВ с блока 4 сравнени  отсутствует. В .это случае на выходе элемента НЕ 37 присутствует единица, в момент времени, определ емьй элементом задержки 15 через элементы И 41, ИЛИ 24, 35,и дешифратор 64 выдает разрешение на считьшание и причем очередного ТН. (2.Б) - если ответна  реакци  не совпала с ожидаемой, то с блока 4 сравнени  в блок 6 управлени  выдаетс  сигнал НСРВ. В результате, во первых, на выходе элемента НЕ 37 устанавливаетс  ноль, который запрещает считьшание очередного тестового набора, и, во-вторых, через элементы И 40, ИЛИ 27 и шифратор 64 в блок 1 ввода выдаетс  сигнал перемотки ПРМ, который приводит к пропус ку оставшихс  ТН данного идентификатора до метки КПРМ. Необходимость пропуска ТН объ сн етс  тем, что в результате лесовпадени  реакций доказано отсутствие дефектов из данного класса эквивалентных дефектов (КЭД) , а значит, нет необходимости подавать оставшиес  ТН идентификатора . При считывании метки КПРМ в блоке 1 ввода через дешифратор 9 выдаетс  сигнал КПРМ, который через элемент И 51 обеспечивает действи , ана логичные действи м сигнала ККТО через этот же элемент. Если после очередной попытки ввести ТН считана метка КИД - конец идентификатора, то дешифратором 9 вырабатываетс  сигнал КИД, который, во-первых, через элемент ИЛИ 28 и. шифратор 65 выдает в блок 8 пам ти номеров тестовых наборов сигнал на считывание в блок 5 индикации номера КЭД, а, во-вторых, через элементы за держки 19, ИЛИ 29 и шифратор 63 разрешает индикацию номера КЭД в блоке 5 индикации. Элемент задержки 19 рассчитан на врем  считыва н  из блока 8 пам ти номеров тестовых набсфов в блок 5 индикации номера КЭД. После устранени  обнаружеиного дефекта процесс диагностировани  может быть продолжен путем нажати  кнопки Продолжение 61. В результате , во-первых, через элемент ИЛИ 25 обнул етс  счетчик адреса 60 и через элемент ИЛИ 35 и шифратор 64 в блок 1 ввода поступает сигнал ЧТ на чтение информации, во-вторых, через элемент ИЛИ 71 поступает сигнал БП - О обнулени  блока 8 пам ти номеров тестовых наборов. Считываетс  метка КПРМ с блока 1 ввода на блок.6 управлени . Дешифратор 9 вьщает сигнал КПРМ, действи  которого уже рассмотрены. Если тест поиска дефектов прошел до конца, т.е. считана метка КТПД, то дешифратором 9 вырабатываетс  сигнал ОСТ, который через шифратор 63 разрешает индикацию информации об отсутствии КЭД провер емого блока 7 и окончании процесса диагностировани . 2. Последовательностные схемы При считывании метки ККТ1, записанной в конце КТ, дешифратор 9 выдает сигнал ККТ1, который, во-первых,устанавливает в 1 триггер режима 10, в О триггер первого сравнени  11,, в О триггер перемотки 12, в О триггер чтени  13 и .обнул ет счетчик адреса 60, во-вторых, формирует два сигнала: сигнал ЧТ через элементы ИЛИ 24, 35 и сигнал ЗПТН БП через элемент ИЛИ 24, которые разрешают считывание с блока 1 ввода в блок .2 пам ти тестов набора начальной установки (НУ), в-третьих, через вре м , необходимое дл  записи НУ в блок 2 пам ти тестов и определ емое элементом задержки 70, выдает через элементы ИЛИ 68 задержки 70, ИЛИ 69 сигнал КОНТ1, который обеспечивает установку провер емого блока 7 в исходное состо ние. По прочтении метки КНУ блок 1 ввода через дешифратор 9 выдает соответствующий сигнал КНУ, который формирует два сигнала: ЧТ через элементы . И 50, ИЛИ 34, 35 и сигнал ЗПНТН БП через элементы И 50, ИЛИ 34, которые обеспечивают считывание из блока 1 ввода и запись в блок 8.пам ти номеров тестовых наборов номера тестового набора по адресу, который содержитс  в счетчике адреса 60. По прочтении метки КНТН .блок 1 ввода через дешифратор 9 вьщает соот ветствующий сигнал КНТН, которьй уве личивает на 1 содержимое счетчика адреса 60 через элементы И 48, ИЛИ 24 и формирует два сигнала: ЧТ через элементы задержки 21, ИЛИ 34, 35 и ЗПНТН БП через элементы задержки 21 ИЛИ 34. Сигналы ЧТ и ЗПНТН БП обеспе чивают запись из блока 1 ввода в блок 8 пам ти номеров тестовых наборов номера тестового набора по адресу , которьй содержитс  в счетчике ЬО. Элемент задержки 21 позвол ет увеличить содержимое счетчика 60 на 1 до записи номера тестового набора в блок 8 пам ти номеров тестовых наборов . По прочтении метки КОНТН блок 1 ввода через дешифратор 9 выдает соот ветствующий сигнал КОНТН, который об нул ет счетчик адреса 60 и формирует два сигнала: ЧТ через элементы ИЛИ 24, -35и ЗПТН БП через элемент ИЛИ 24,. которые разрешают считывание и передачу одного ТН с блока 1 ввода в блок 2 пам ти тестов. По прочтении метки КТН блок 1 вво да через дешифратор 9 выдает соответ ствующий сигнал КТН, который разрешает подачу тестового набора на про вер емый блок 7 через элемент ИЛИ 69 и шифратор 65 (сигнал КОНТ 1) и по истечении времени, равного установлению на выходе провер емого блока 7 ответной реакции,через элемент задержки 14 выдает сигнал КОНТ2 в блок 4 сравнени . Последний сигнал, во-первых, разрешает сравнение ожидаемых реакций, записанных в блок 2 пам ти тестов, и ответных реакций с провер емого блока 7, и, во-вторых, через элемент задержки 15 подготавли вает путь прохождени  сигнала несрав нени  НСРВ через элемент И 42. Элемент задержки 15, рассчитанный на ,врем  сравнени  реакций, предназначен дл  устранени  ложных срабатываний элемента И 42. Результат сравнени  может быть дво ким, поэтому рас смотрим оба случа : ( 1) - если ответна  реакци  не совпала с ожидаемой, то с блока 4 912 сравнени  в блок 6 управлени  через дешифратор 9 вьщаетс  сигнал НСРВ, который через элементы И 67, ИЛИ 35 формирует сигнал ЧТ и через элементы И 67, ИЛИ 71 формирует сигнал БП О обнулени  блока 8 пам ти номеров тестовых наборов. По прочтении метки КПРМ с блока 1 ввода через дешифратор 9 выдаетс  сигнал КПРМ, который через элемент И 48 обеспечивает действи , аналогичные действи м сигнала ККТО через этот же элемент. Результат этих действий может быть дво ким, поэтому рассмотрим оба случа : ( 1.А) - если считана метка КЛ, / , то блок 1 ввод-а через дешифратор 9 выдает сигнал КЛ, который, во-первых , формирует два сигнала: ЧТ через элементы ИЛИ 24, 35 и ЗПТН БП через элемент .ИЛИ 24, во-вторых, через врем , необходимое дл  записи начальной установки в блок 2 пам ти тестов и определ емое элементом задержки 70, выдает через элементы ИЛИ 68, задержки 70 и ИЛИ 69 сигнал КОНТ1, который обеспечивает установку провер емого блока 7 в исходное положекие . Затем считываетс  метка КНУ и осуществл ютс  действи , описанные выше дл  этой метеки. После этого происходит считывание метки КНТН и выполн ютс  действи , соответствующие этой метке; ( 1.Б) - если считана метка КНТН, то осуществл ютс  действи , соответствующие -этой метке. При этом не выполн ютс  действи , соответствующие меткам КЛ и КНУ. После выполнени  действий случаев 1.А или 1.Б последовательно друг за другом считываютс  метки КОНТН и КТН и осуществл ютс  действи ,, соответствующие этим меткам. (2) - при совпадении ответных реакций с ожидаемыми сигнал НСРВ с блока 4 сравнени  отсутствует . В этом случае на выходе элемента НЕ 37 присутствует единица, котора  в момент времени, определ емый элементом задержки 15,во-первых , через элемент И 42 устанавливает в 1 триггер первого сравнени  11 и через элементы И 42, ИЛИ . 28 выдает сигнал ЗПНТН БИ, который обеспечивает считывание из блока 8 пам ти номеров тестовых наборов в блок 5 индикации номера тестового набора по адресу, определ емому счетчиком адреса 60, во-вторых, через врем ,- достаточное дл  записи в бло индикации номера тестового набора и определ емое элементом задержки 16, увеличивает через элементы И 42, задержки 16, ИЛИ 23, 26 содержи мое счетчика адреса- 60 на 1, в-третьих , через врем , достаточное дл  увеличени  содержимого счетчика 60, вьщает через элементы И 42, элемент задержки 15, ИЛИ 23, задержки 20, ИЛИ 33 сигнал ЧТНТН БПБУ, который обеспечивает считывание из блока 8 пам ти номеров тестовых наборов но- мера тестового набора по адресу, определ емому счетчиком адреса 60, и запись этого номера в регистр 58, в-четвертых, через врем , достаточное дл  записи номера тестового набора в регистр 58 и определ емое эл ментом задержки 17, поступает через элементы И 42, задержки 16, ИЛИ 23, задержки 17 на входы.элементов И 52, 53, что позвол ет осуществить анализ содержимого регистра 58, Результат анализа может быть дво ким, поэтому рассмотрим оба случа : (2.А если содержимое регистра 58 равно нулю, то на выходе элемента ИЛИ-НЕ 36 по витс  единица, котора , вопервых , через элементы И 52, ИЛИ 22 устанавливает в О триггер первого сравнени  11 и, во-вторых, через эл менты И 52, ИЛИ 29 выдает сигнал ИНДИК, действи  которого уже описаны; (2.Б) - если содержимое регистр 58 не равно нулю, то на выходе .элемента ИЛИ-НЕ 36 по витс  ноль, которьй , во-первых, через элементы НЕ 38, И 53, ИЛИ 27, И 66 устанавливает в 1. триггер перемотки 12, вовторых , через элементы НЕ 38, И 53, ИЛИ 27 вьщает сигнал перемотки ПРМ, что позвол ет осуществить на перфоленте поиск следующего номера тестового набора, на котором должен выполн тьс  анализ тестового набора . По прочтении метки КПРМ блок 1 ввода через дешифратор 9 вьщает соответствующий сигнал КПРМ, который выполн ет следующие действи , ; во-первых, через элементы И 47, ИЛИ 33 вьщает сигнал ЧТНТН БПБУ, которы осуществл ет запись в регистр 58 но мера тестового набора из блока 8 па м ти номеров тестовых наборов, вовторых , формирует два сигнала: ЧТ через элементы И 47, ИЛИ 32, 35 и ЗПНТН БУ через элементы И 47, ИЛИ 32, которые обеспечивают запись с блока 1 ввода номера тестового набора В регистр 57. Результат этих действий может быть дво ким, поэтому рассмотрим оба случа : (2.Б.1) - если считана метка КЛ, то- осуществл ютс  действи , соответствующие этой метке. Затем считываетс  метка КНУ, и дешифратор 9 вьщает сигнал КНУ, который формирует два сигнала: ЧТ через элементы И 46, ИЛИ 32, 35 и ЗПНТН БУ через элементы И 46, ИЛИ 32, которые обеспечивают запись номера тестового набора с блока 1 ввода в регистр 57; (2.Б.2) - если метка КЛ не считана, то действи  пункта 2.Б.1 не выполн ютс . После выполнени  действий случаев 2.Б.1 или 2.Б.2 на выходе элемента задержки 18 по витс  единица, котора  поступает на входы элементов И 54, -55 и обеспечивает сравнение содержимых регистров 57 и 58. Результат сравнени  может быть дво ким, поэтому рассмотрим оба случа : (2.Б.А) - если содержимое регистров 57 и 58 не равны , то на вых-оде схемы сравнени  59 по витс  ноль, который обеспечивает вьщачу сигнала ПРМ через элемен-ты НЕ 39, И 55, ИЛИ 2. По прочтении метки КПРМ, выполн ютс  действи , описанные в случае 2.Б дл  этой же метки; ( 2.Б.Б) - если содерла мое регистров 57 и 58 равны,,то иа выходе схемы сравнени  59 по витс  единица, котора  через элемент И 54 устанавливает в 1 триггер чтени  13, который вы- дает сигнал ЧТ через элемент ИЛИ 35, Происходит считывание информации с блока 1 ввода и ее анализ дешифратора 9. По прочтении метки КОНТН, осуществл ютс  действи ,соответствующие этой метке и, кроме того, устанавливаетс  в О триггер чтени  13. Затем считываетс  метка КТН и выполн ютс  действи , соответствующие этой метке. При выполнении этих действий блоком 4 сравнени  вырабатываетс  результат сравнени , который может быть дво ким, поэтому рассмотрим оба случа : (2,Б.Б.1) - при совпадении ответных реакций с ожидаемыми выполн ютс  действи , описанные в случае 2; (2.Б.Б.2) - если ответна  реакци  не совпала с ожидаемой , то с блока 4 сравнени  в блок 6 управлени  через дешифратор 9 выдаетс  сигнал НСРВ, который, вотпервых , увеличивает через элементы И 43, ИЛИ 23, 26 содержимое счетчика адреса 60 на 1, во-вторых, через врем , достаточное дл  увеличени  содержимого счетчика 60, выдает через элементы И 43, ИЛИ 23, задержки 20, ИЛИ 33 сигнал ЧТНТН БПБУ, которы обеспечивает считывание из блока 8 пам ти номеров тестовьпс наборов номера тестового набора по адресу, определ емому счетчиком адреса 60, и запись этого номера в регистр 58, в-третьих, через врем , достаточное .дл  записи номера тестового набора в регистр 58 и определ емое элементом задержки 17, поступает через элементы И 43, ИЛИ 23, задержки 17

2

-J

на входы элементов И 52, 53,что позвол ет осуществить анализ содержимого регистра 58 путем повторени  случаев 2,А или 2.Б.

После индицировани  и устранени  обнаруженного дефекта процесс диагностировани  может быть продолжен путем нажати  кнопки Продолжение 61, действи  которой описаны выше.

Если тест поиска дефектов прошел до конца, т.е. считана метка КТГЩ, то дешифратором 9 вырабатываетс  сигнал ОСТ, который через шифратор 63 разрешает индикацию информации об отсутствии КЭД провер емого блока 7 и окончании процесса диагностировани .

(-)

е-J

От Ьаона. 2

От блока 1

От баока t От б/ioffal

Нблону

кктшкэтркт тн /frm

а Kt

отн

. , ffTH

оид

ffm

ол

Claims (1)

1. УСТРОЙСТВО ДЛЯ ТЕСТОВОГО КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ, содержащее блок ввода, блок памяти тестов,блок сравнения, блок индикации, блок управления и коммутатор, причем первый информационный выход блока ввода соединен с информационным входом блока памяти тестов, выход задания режима соединен с первым входом блока управления, первый выход которого соединен с управляющим входом блока ввода, первая и вторая группы выходов блока памяти тестов соединены соответственно с группой информационных входов коммутатора и первым информационным входом блока сравнения, второй информационный вход которого соединен с выходом коммутатора, управляющий вход которого соединён с вторым выходом блока управления, управляющий вход и выход несравнения блока сравнения соединены соответственно с третьим выходом и вторым входом блока управления, четвертый и пятый выходы которого соединены соответственно с управляющими входами блока индикации и блока памяти тестов, коммутатор соединен двусторонней связью с контролируемым блоком, отличающееся тем, что, с целью расширения класса контролируемых изделий, устройство содержит блок памяти номеров тестовых наборов, информационный и управляющий входы которого соединены соответственно с вторым информационным выходом блока ввода и пятым выходом блока управления, шестой выход и третий вход которого соединены соответственно с адресным входом и первым информационным выходом блока памяти номеров тестовых наборов, второй информационный выход которого соединен с информационным входом блока индикации, выход номера тестового набора соединен с четвертым входом блока управления, причем блок управления содержит дешифратор, три шифратора, четыре триггера, девять элементов задержки, семнадцать элементов ИЛИ, три элемента НЕ, девятнадцать элементов И, два регистра, схему сравнения, кнопку Пуск, кнопку Продолжение, при этом -в блоке управления вход дешифратора является первым входом блока, первый выход дешифратора соединен с первым входом первого шифратора, второй выход дешифратора соединен с первым входом первого элемента, ИЛИ и через первый элемент задержки - с первым входом второго элемента ИЛИ, выходы второго и первого элементов ИЛИ соединены соответственно с вторым входом первого шифратора и первым входом второго шифратора, выходы которых являются соответственно четвертым и пятым выходами блока третий выход дешифратора соединен с первы

   SU п., 1149779 ми входами третьего и четвертого, элементов ИЛИ, первого, второго и третьего элементов И, четвертый выход дешифратора соединен с первыми входами пятого, шестого, седьмого и восьмого .элементов ИЛИ, первого триггера, вторыми входами третьего и четвертого элементов ИЛИ, пятый выход дешифратора соединен с третьим входом четвертого элемента ИЛИ, четвертый вход которого, и второй вход пятого элемента ИЛИ соединены с шестым выходом дешифратора, седьмой выход· которого соединен с первым входом девятого элемента ИЛИ и входом второ^хго элемента задержкй, выход которого является третьим выходом блока и через третий элемент задержки соединен с первыми входами.четвертого и пятого элементов И, вторые входы которых соединены с выходом первого элемента НЕ, восьмой выход дешифратора соединен с первыми входами шестого и седьмого элементов И, девятый выход дешифратора соединен с первыми входами восьмого·, девятого и десятого элементов И, десятый выход дешифратора соединен с вторым входом первого триггера, с первым входом десятого элемента ИЛИ и вторым входом седьмого элемента ИЛИ, одиннадцатый выход дешифратора соединен с первым входом одиннадцатого элемента И, двенадцатый выход дешифратора является вторым выходом блока, первый выход первого триггера соединен с первыми входами двенадцатого,тринадцатого и четырнадцатого элементов И, вторыми входами восьмого- и · девятого элементов И, третьим входом пятого элемента И, второй выход первого триггера соединен с первым входом пятнадцатого, третьим входом четвертого и вторым входом десятого элементов И, выход четвертого элемента И соединен с пятым входом четвертого элемента ИЛИ, выход пятого элемента И соединен с вторым входом первого элемента ИЛИ, через четвертый элемент задержки - с первым входом одиннадцатого элемента ИЛИ, и с первым входом второго триггера, второй вход которого соединен ·. с выходом шестого элемента ИЛИ, а первый и второй выходы - соответственно с вторыми входами тринадцатого и четырнадцатого элементов И, третьи входы которых, вход первого элемента НЕ и второй вход пятнадцатого элемента И объединены и являются вторым входом блока, выход тринадцатого элемента И’ соединен с вторым входом одиннадцатого элемента ИЛИ, первый и второй входы третьего триггера соединены соответственно с выходами двенадцатого элемента И и третьего элемента ИЛИ, первый выход третьего триггера соединен с третьим входом восьмого и вторыми входами второго и шестого элементов И, а второй выход третьего триггера соединен с вторыми входами третьего, седьмого и одиннадцатого и третьим входом девятого элементов И, первый и второй входы четвертого триггера соединены соответственно с выходами шестнадцатого элемента И и .восьмого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, второй вход которого соединен с выходом четвертого триггера и первым входом двенадцатого элемента ИЛИ, выход одиннадцатого элемента ИЛИ соединен с первым входом тринадцатого элемента ИЛИ, через пятый элемент задержки соединен с первыми входами семнадцатого и восемнадцатого элементов И, а через шестой элемент задержки - с первым входом четырнадцатого элемента ИЛИ, выход восьмого элемента И соединен с первым входом пятнадцатого элемента ИЛИ, вторым входом четырнадцатого элемента ИЛИ и через седьмой элемент задержки - с первыми входами шестнадцатого и девятнадцатого элементов И, выход одиннадцатого элемента И соединен с вторым входом тринадцатого элемента ИЛИ и через восьмой элемент, задержки - с вторым входом десятого элемента ИЛИ, выход семнадцатого элемента И соединен с вторыми входами второго и шестого элементов ИЛИ, выход второго элемента И соединен с шестым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом двенадцатого элемента ИЛИ и первым входом третьего шифратора, третий и четвертый входы седьмого элемента ИЛИ соединены соответственно с выходом третьего элемента И и кнопкой ^’’Продолжение, соединенной также с первым входом шестнадцатого элемента ИЛИ и третьим входом двенадцатого элемента ИЛИ, выход седьмого элемента ИЛИ соединен с входом сброса счетчика адреса, счетный вход которого соединен с выходом тринадцатого элемента ИЛИ, а выход является шестым выходом блока, первый, второй и третий входы семнадцатого элемента ИЛИ соединены соответственно с выходами пятнадцатого, восемнадцатого и девятнадцатого элементов И, а выход соединен с вторыми входами двенадцатого элемента И и третьего шифратора, второй вход пятнадцатого элемента ИЛИ соединен с выходом шестого элемента И, а выход соединен с четвертым входом двенадцатого элемента ИЛИ и третьим входом третьего шифратора, выход четырнадцатого элемента ИЛИ соединен с вторым входом второго шифратора, третий, четвертый и пятый входы десятого элемента ИЛИ соединены соответственно с выходами седьмого, девятого и десятого элементов И, а выход соединен с пятым входом двенадцатого элемента ИЛИ и четвертым входом третьего шифратора, выход четырнадцатого элемента И соединен- с вторым входом шестнадцатого элемента ИЛИ и шестым входом двенадцатого элемента ИЛИ, седьмой вход двенадцатого элемента ИЛИ объединен с третьим входом шестнадцатого элемента ИЛИ и пятым входом третьего шифратора и подключен к кнопке Пуск”, выход двенадцатого элемента ИЛИ соединен с шестым входом третьего шифратора, выход которого является первым выходом блока, выход элемента ИЛИ-HE соединен с вторыми входами семнадцатого и через второй элемент НЕ восемнадцатого элементов И, входы соединены с выходами первого регистра, вход которого является третьим входом блока, выход схемы сравнения соединен с вторым входом шестнадцатого элемента И и через третий элемент НЕ - с вторым входом девятнадцатого элемента И, а первый и второй входы - соответственно с выходами первого и второго регистров, вход которого является четвертым входом блока, третий и четвертый входы второго шифратора соединены соответственно с выходами девятого и шестнадцатого элементов ИЛИ, выход пятого элемента ИЛИ соединен через девятый элемент задержки с вторым входом девятого элемента ИЛИ.